

Основана в 1947 году Выпуск 1111

Scan Pirat

В.Л.Шило

Популярные цифровые микросхемы

Справочник



Москва «Радио <mark>и связь»</mark> 1987

оглавление

Предисловие	•	•	3
1. ЦИФРОВЫЕ МИКРОСХЕМЫ ТТЛ		:•	5
1.1. Общие сведения об элементах ТТЛ			5
1.2. Схемотехника элементов ТТЛ	•	•	9
1.3. Традиционные серии ТТЛ	•	•	15
1.4. Перспективные серии ТТЛ	•	•	23
1.5. Буферные и разрешающие элементы ТТЛ .	•	•	26
1.6. Схемотехника элементов И, ИЛИ, И/ИЛИ	•	•	34
	•	•	40
1.7. Микросхемы ТТЛ: И,Й, ИЛИ, И/ИЛИ, расшир	ител	И	50
1.8. Автогенераторы на элементах ТТЛ	•	•	53
1.9. Логические элементы — триггеры Шмитта .	•	•	55
1.10. Исключающее ИЛИ	•	•	62
1.11. Триггерные схемы ,	•	•	74
1.12. RS- и D-триггеры	•	•	79
1.13. ЈК-триггеры	•	•	85
1 1 C D mm H	•	•	104
1.15. Регистры 1171	•	•	130
1.17. Мультиплексоры ТТЛ	•	•	142
1.18. Сумматоры ТТЛ	•	•	153
1.19. Оперативные и постоянные запоминающие ус	ים מידי.	й-	
ства ТТЛ		٠.	163
1.20. Узлы вычислительных устройств	·	:	174
1.21. Ждущие мультивибраторы и автогенераторы	:	:	184
2. ЦИФРОВЫЕ МИКРОСХЕМЫ КМОП	-	-	193
·	•	•	
2.1. Устройство и свойства логического элемента К	MO	Π	194
2.2. Основные логические элементы \overline{U} , $\overline{U}\overline{J}U$, \overline{Z}			204
2.3. Микросхемы с инверторами и их применение			211
2.4. Схемы генераторов и преобразователей .			217
2.5. Преобразователи уровней логических сигнало	ЭВ		221
2.6. Коммутаторы цифровых и аналоговых сигнало			224
2.7. Триггерные микросхемы КМОП			229
2.8. Счетчики-делители КМОП			234
2.9. Регистры КМОП			248
			261
2.11. Арифметические схемы КМОП	•		266
2.12. Микросхемы ФАП и мультивибраторы ,	•	•	278
3. ЦИФРОВЫЕ МИКРОСХЕМЫ ЭСЛ			293
· ·			29
3.1. Схемотехника логических элементов	•	•	30
3.2. Комбинаторные микросхемы серии К500 .	•	•	308
3.3. Триггеры, счетчики и регистры серии К500	ν̈́ε	٠,	316
3.4. Элементы вычислительных устройств из серии	Ŋ	UU	330
3.5. Комбинаторные микросхемы серии К1500 .	٠	•	336
3.6. Триггеры и регистры серии К1500 3.7. Узлы вычислительных устройств серии К1500	٠	•	34
	٠	•	
Приложение	•		34
Список литературы		-	35

ББК 32.844 Ш 81 УЛК 621.397.62—519:64

> Редакционная коллегия: Б. Г. Белкин, С. А. Бирюков, В. Г. Борисов, В. М. Бондареньо, Е. Н. Геништа, А. В. Гороховский, С. А. Ельяшкевич, И. Н. Жзребцов, В. Г. Корольков, В. Т. Поляков, А. Д. Смирнов, Ф. И. Тарасов, О. П. Фролов, Ю. Л. Хотунцев, Н. И. Чистяков.

Шило В. Л.

Ш81 Популярные цифровые микросхемы: Справочник.— М.: Радио и связь, 1987.— 352 с.: ил.— (Массовая радиобиблиотека. Вып. 1111).

Приведены сведения о трех самых распространенных в радиолюбительской практике видах цифровых микросхем: ТТЛ, КМОП и ЭСЛ. Кратко рассмотрены основы их схемотехники, показаны структуры, цоколевки и дано описание работы более 300 тинов массовых цифровых микросхем: логических элементов, триггеров, регистров, счетчиков, мультиплексоров, арифметических и др. Даны рекомендации по их применению.

Для подготовленных радиолюбителей и специалистов народного хозяйства, разрабатывающих и применяющих импульсно-цифровую аппаратуру

 $\mathbf{H} \frac{2403000000-170}{046(01)-87} 100-87$

ББК 32.844

РЕЦЕНЗЕНТ Л. С. ЧЕГЛАКОВ

Научно-популярное яздание

ВАЛЕРИЙ ЛЕОНИДОВИЧ ШИЛО

популярные цифровые микросхемы

Руководитель группы МРБ И. Н. Суслова Редакторы Т. В. Жукова, И. Н. Суслова Художественный редактор Н. С. Шенн Переплет художника А. С. Дзуцева Технический редактор Л. А. Горшкова Корректор Л. С. Глаголева

ИБ 1595

Сдано в набор 02.02.87. Подписано в печать 29.04.87. Т-10452. Формат 84×108¹/₃₂. Бумага ки.-журн. № 3. Гарннтура литературная, Печать высокая, Усл. печ. л. 18,48. Усл. кр.-отт. 18,48. Уч.-изд. л. 22,03. Тираж 250 000 экз. (1-й завод 1—100 000 экз.) Изд. № 21955. Зак. № 788. Цена 2 р. 10 к.

Издательство «Радио и связь». 101000 Москва, Почтамт, а/я 693 Владимирская типография Союзполиграфпрома при Государственном комитете СССР по делам издательств, полиграфии и книжной торговли 600000, г. Владимир, Октябрьский проспект, д. 7

ПРЕДИСЛОВИЕ

Предлагаемая книга посвящена схемотехнике самых массовых серий микросхем — цифровых малой и средней степени интеграции. Известно, что в 70-е — 80-е годы в аппаратуре доминируют три вида таких микросхем: ТТЛ, КМОП и ЭСЛ. Их выпускают сотнями миллионов штук в год. Возможно, многие из них будут изготавливать до конца столетия.

В каждом из трех видов микросхем существуют преемственно развивающиеся серии. Имея описание микросхемы, можно реализовать ее свойства полностью. Каждая группа микросхем (к примеру, счетчиков, регистров) имеет сейчас много схемотехнических применений. Варианты схемотехники отображают как ход развития микросхем, так и расширение запросов потребителей. Вдумчивый читатель может проследить путь развития схемотехники от простейших микросхем до современных и перспективиых. Кроме того, полезно сравнить, как исходные устройства оптимизируются и трансформируются под схемотехнику ТТЛ, КМОП и ЭСЛ.

Автор надеется, что книга будет полезна и иачинающим, и опытным радиолюбителям, а также студентам и молодым специалистам. Они смогут осваивать цифровую электронику на практике: познакомившись с отдельными узлами и с параметрами крупносерийных микросхем, легче изучить теорию логических преобразований.

Книга состоит из трех глав. Глава первая— наибольшая по объему, поскольку посвящена микросхемам ТТЛ. В ней рассмотрена не только их номенклатура, но и даны некоторые теоретические сведения

(например, о триггерах), общие и для двух других глав.

Во второй главе описаны самые экономичные массовые микросхемы логики КМОП. Отметим, что микросхемы КМОП разрабатывали после внедрения в аппаратуру первых серий ТТЛ, поэтому во многом копировали их структуру. Микросхемы КМОП почти не потребляют энергию от источника питания, когда сигналы не поступают, т.е. во время ожидания. При обработке сигналов ток потребления микросхем тем больше, чем выше скорость работы устройства. Микросхемы ТТЛ потребляют статический ток, сравнимый по силе с динамическим. Отметим, что на предельных скростях работы токи потребления как для микросхем КМОП, так и для ТТЛ сопоставимы по уровням.

Читателю, по-видимому, будет интересно по материалам первой и второй глав самостоятельно сравнить устройство однотипных микросхем ТТЛ и КМОП. Следует подчеркнуть, что в ряде стран наращивается выпуск особых серий микросхем КМОП с шифром 74С (здесь цифра 74 заимствуется от названия массовых серий ТТЛ, буква С—от

сокращения CMOS, в русском варианте — КМОП).

Микросхемы серии 74С по уровням электрических сигналов, напряжению питания, структуре и цоколевке в точности соответствуют

микросхемам ТТЛ серии 74LS (т.е. отечественной серии K555). Более новые, высококачественные варианты, называемые 74HC (H—high), соответствуют серии 74LS и по быстродействию, они постепенно вытесняют ее из многих видов цифровой аппаратуры. В последние годы разработаны микросхемы КМОП с условным названием FACT (фирма Fairchild), скорость переключения которых сопоставима с перспективными микросхемами ТТЛ типа 74ALS (серия КР1533).

В третьей главе рассмотрены микросхемы ЭСЛ. Это самая скоростная логика является, пожалуй, самой спорной. Потребителей отпугивает очень большая рассеиваемая мощность. Однако разработчики ЭСЛ много раз «спасали» эту логику от наступления ТТЛ, открывая с ее помощью новые возможности увеличения быстродействия цифровых устройств. В настоящее время быстродействие ЭСЛ достигло субнаносекундного диапазона (серия K1500), а перспективные серии

ТТЛ работают пока еще со скоростью в 3...4 раза меньшей.

В книге используются таблицы номенклатуры и таблицы состояний. В таблицах номенклатуры перечисляются отечественные микросхемы, приводятся их зарубежные аналоги. В каждую таблицу сводятся микросхемы, приводятся их зарубежные аналоги. В каждую таблицу сводятся микросхемы определенного типа для нескольких сходных серий. Наличие микросхемы в серии отмечается крестиком. По мере появления новых микросхем читатель может самостоятельно сделать отметки в этих таблицах. Таблицы состояний отображают логические функции микросхем. Здесь, как и на принципиальных схемах, использованы мнемонические обозначения, которые сведены в табл. П.1, приведенную в Приложении.

Зная буквенно-цифровое обозначение, с помощью табл. П.2 можно найти в этой книге интересующую микросхему ТТЛ серий K155, K555, K531, KP1533 и KP1531. В таблице микросхемы перечислены в

алфавитном порядке букв, входящих в их обозначение.

Наименования отечественных цифровых микросхем отличаются от соответствующих зарубежных. Вместе с тем в иностранных радиолюбительских журналах, а также в переводных изданиях можно найти много полезных вариаитов применения микросхем. С целью ориентировки в зарубежных названиях микросхем ТТЛ в табл. П.3 показана связь их с отечественными аналогами. Таблица П.4 поможет найти в книге микросхемы КМОП серий К176 и К561 по их буквенно-цифровому обозначению. С соответствием наименований зарубежных и отечественных микросхем КМОП можно ознакомиться по табл. П.5. Микросхемы ЭСЛ наносекундной (К500) и субнаносекундной серий (К1500) можно отыскать по табл. П.6 и П.7, где они перечисляются в порядке возрастания их условных номеров.

1. ЦИФРОВЫЕ МИКРОСХЕМЫ ТТЛ

1.1. ОБЩИЕ СВЕДЕНИЯ ОБ ЭЛЕМЕНТАХ ТТЛ

В цифровой микросхеме простейшие логические операции осуществляются с помощью логических элементов. В начале развития микроэлектроники каждая микросхема содержала обычно всего один логический элемент, подобный тому, который показан на рис. 1.1, а. По мере развития технологии на кристалле микросхемы стали размещать наборы таких элементов, а затем соединять их в логические структуры. При этом принципиальная схема логического элемента ие менялась.

Однако с течением времени импульсиые параметры микросхемы оказывались недостаточными и приходилось расширять диапазоны быстродействня, экономичность и помехоустойчивость микросхем за счет новой принципиальной схемы логического элемента. За четверть века последовательно сменилось около десятка таких схем. Чтобы их можно было легко различать, им присваивали сокращенные условные обозначения. В обозначении, как правило, присутствует буква Л — начальная от слова логика. Этим словом в свое время условно назвали цифровой ключ.

Устройство элемента резисторно-транзисторной логики, сокращенно РТЛ (рис. 1.1, a), отображает наличие в схеме компонентов: резисторов и переключательного транзистора. В 60-х годах микросхемы РТЛ довольно широко выпускались в гибридном толстопленочном исполне-

нии.

Присоединим на вход A логического элемента DD1 (рис. 1.1) переключатель S1, движок которого может занимать два положения B и H. В положении B на вход A подается напряжение высокого уровня $U_{\rm Bx}^1 = U_{\rm H.R}$, а в положении H — низкого $U_{\rm Bx}^0 = 0$. На рис. 1.1, a на вход A подан сигнал высокого уровня. Тогда от положительного полюса источника питания $U_{\rm H.R}$ через резистор R1 в базу транзистора втекает насыщающий базовый ток $I_{\rm B}$, являющийся здесь входным током высокого уровня $I_{\rm Bx}^1$. Таким образом, элемент РТЛ включается входным напряжением высокого уровня. По-другому, это входное напряжение можно назвать активным логическим сигналом элемента РТЛ.

Действительно, если в схеме (рис. 1.1, a) переключатель S1 находится в положении H, транзистор VT1 открывающего тока получать не будет и поэтому закроется. Через вход A логического элемента DD1 будет стекать на землю очень малый входной ток низкого уровня $\mathbf{1}_{\mathbf{1x}}^0 = \mathbf{I}_{KBO}$, т. е. ток утечки перехода коллектор-база транзистора VT1. Этим током управлять нельзя.

На этапе ламповых ЭВМ широко использовалась логика со входными диодами. В транзисторном варианте она называется ДТЛ-диодно-

транзисторная логика. Этот элемент показан на рис. 1.1, б. Он имеет как бы обратный способ действия по сравнению с РТЛ. Входиые резисторы, синжавшие принципиально время включения элемента РТЛ, заменены входными диодами VD1—VD3. Транзистор VT1 активно закрывается дополнительным виешиим напряжением смещения —U_{CM} = —1...—2 В. Диод VD4 отделяет входную матрицу VD1—VD3.

Элемент ДТЛ DD1 (рис. 1.1, δ) можно включить, если через переключатель S1 его вход A заземлить. Тогда диод VD1 откроется, напряжение в точке схемы Σ понизится до 0,7 B (это прямое падение напряжения на кремниевом диоде). Отрицательное напряжение — U_{cm} переведет траизистор VT1 в режим отсечки, он разомкнется. На выходе Q появится напряжение высокого уровия $U_{Bhix}^1 \approx U_{H,n}$. Отметим, что от входа логического элемента ДТЛ в это время стекает на землю входной ток низкого уровня $I_{Bhi}^0 = (U_{H,n} - 0,7 B)/R1$.




Рис. 1.1. Первые логические элементы ТТЛ:

a — однотранзисторный элемент РТЛ; b — элемент ДТЛ; b — простейший элемент ТТЛ; a — функциональное обозначение.

Нетрудно видеть, что в элементе ДТЛ входным запускающим является ток низкого уровня, следовательно, для такой схемы активное— входное напряжение низкого логического уровня $U_{\rm Bx}^0$. Переход к низкому запускающему уровню оказался необходимым для обслуживания источников кодовых, цифровых, командных сигналов— кнопок, переключателей и контактов реле. Замыканию их контактов на провод с нулевым потенциалом сопутствует гораздо меньше ложных импульсов запуска (так называемый дребезг контактов), чем при их замыканий на высокий потенциал.

После перехода к широкому выпуску интегральных полупроводниковых микросхем ДТЛ довольно быстро выяснилось, что для улучшения электрических параметров цифровых микросхем выгоднее заменить матрицу диодов VDI—VD4 (рис. $1.1, \delta$) многоэмиттерным транзистором (VT1 на рис. $1.1, \theta$). Поэтому название ДТЛ трансформировалось в ТТЛ, т.е. транзисторно-транзисторная логика. Одно время существовало сокращение T^2 Л, но оио не привилось (в отличие от названия более поздней интегральной инжекционной логики, сокращеино U^2 Л,

для которой не было принято сокращение ИИЛ).


Элемент ТТЛ (рис. 1.1, σ) на дискретных компонентах не строился, так как многоэмиттерный транзистор разработали лишь иа этапе интегральной схемотехники. Четыре p-n перехода транзистора VT1 образуют матрицу диодов, соответствующую диодам VD1—VD4 элемента ДТЛ (рис. 1.1, σ).

Рассмотренные трехвходовые элементы РТЛ, ДТЛ и ТТЛ имеют

функциональное обозначение, показанное на рис. 1.1, г.

Существуют следующие разновидности микросхем ТТЛ: три раиних без применения *p-n* переходов с барьером Шотки (стаидартные, маломощные и мощные), две со структурами Шотки ТТЛШ, а также три новые, перспективиые, усовершенствованные ТТЛШ, условио называемые FAST, AS и ALS. На рис. 1.2 (в координатах потребляемая логическим элемеитом мощность — годы) показана взаимосвязь вариантов ТТЛ.

Рис. 1.2. Развитие ТТЛ (СТТЛ— Зпотп, ПДЖ среднего быстродействия; МТТЛ— мощные; ММТТЛ — маломощные; ТТЛШ—с переходом Шотки; ММТТЛШ— маломощные с переходом Шотки; АS— перспективные сверхскоростные с переходом Шотки; ALS—перспективные экономичные с переходом Шотки; FAST—компромиссные между AS и ALS)



Быстродействие самых разных по схемотехнике цифровых микросхем принято сравнивать по так называемому времени задержки распространения сигиала $t_{3\pi,p}$, т.е. по интервалу времени от подачи входного импульса до появления выходного. Если принять во внимание потребляемую элементом мощность $P_{\pi \circ \tau}$, то можно подсчитать энергию, необходимую этому цифровому элементу для переноса одного бита информации $\Im_{\pi \circ \tau} = t_{3\pi,p} \cdot P_{\pi \circ \tau}$. По диаграмме (рис. 1.2) можно определить, что за двадцатилетие энергия $\Im_{\pi \circ \tau}$, затрачиваемая в элементе

ТТЛ, была уменьшена со $120\dots140$ до $5\dots20$ пДж, т.е. примерио на полтора порядка. Основная часть этой экономии получена в результате многократного уменьшения времени $t_{\text{эд,p}}$. Одновременно путем усовершенствования технологических методов изготовления полупроводниковых структур удалось снизить в 2-3 раза и потребляемую мощность $P_{\text{пот}}$.

Интересно, что теоретически наименьшая энергия переноса единицы информации равна произведенню kT. Здесь k— постоянная Больцмана, T— абсолютная температура. Произведение kT— это энергия элементарного шумового выброса. Для $T=300~\rm K~\rm 3_{not}=kT=1,38\cdot 10^{-23}\times 300=4\cdot 10^{-9}~\rm nДж$. Таким образом, современные микросхемы, а следовательно, и ЭВМ, построенные на этой элементной базе, потребляют энергию, на девять порядков большую по сравнению с теоретическим пределом. Эту «энергетическую пропасть» полезио, однако, сравнить с результатом развития, отображенным на диаграмме (см. рис. 1.2): может быть, к теоретическому пределу $\Im_{not}=kT$ удастся приблизиться через 120 лет?

Сейчас в блоках аппаратуры можно встретить все перечислениые варианты микросхем ТТЛ. Напряжение питания у них одинаковые $U_{\rm и.n}=5~{\rm B}\pm10~\%$, а входные и выходные логические уровни совместимы. Микросхемы ТТЛ более новых серий имеют улучшенные электрические параметры, но расположение их выводов (т.е. цоколевка) остается прежним. Полная электрическая и конструктивная совместимость однотипных микросхем ТТЛ из разных серий снимает многие проблемы развития и улучшения параметров аппаратуры и стимулирует наращивание степени внутренней интеграции вновь выпускаемых микросхем, когда на одном кристалле размещается все большее число функциональных узлов, многие из которых ранее были самостоятельными микросхемами.

Основиая номенклатура применяемых сейчас микросхем ТТЛ имеет средний уровень интеграции. Советуем читателям самостоятельно подсчитать (естественно, приблизительно) число транзисторов в микросхеме, например регистра (см. § 1.15). На кристалле микросхемы такой

сложности располагается 1000 и более транзисторов.

Сейчас все более доступными становятся большие интегральные схемы (БИС). Это микропроцессоры, контроллеры к ним, запоминающие устройства, программируемые логические матрицы и многое другое. Число транзисторов в БИС приближается к 100 000. Микропроцессорная сверхбольшая интегральная схема (СБИС) имеет 350 000 траизисторов при числе разрядов процессора 32. Все же для решения аппаратурных задач небольшого объема и для создания местных, локальных узлов в так называемой цифровой среде, состоящей из многих БИС, требуются и простые микросхемы.

Анализируя работу микросхем в цифровой аппаратуре, можно условно определить, что до 20 % из них должиы работать с предельными скоростями во входных устройствах приема данных, а примерно 60 %—с умеренными в обрабатывающей, т.е. процессорной части. Остальные микросхемы могут быть низкоскоростными, экономичными. Они работают в индикаторных и регистрирующих устройствах. В общих чертах это соотношение существует и между объемами выпуска быстродействующих, стандартных и низкоскоростных микросхем ТТЛ.

Исходная схема элемента ТТЛ 60-х годов оказалась пригодной для масштабного моделирования: номиналы резисторов в ней можно было увеличивать или уменьшать в определенное число раз. Этим приемом пропорционально изменяют как быстродействие, так и потребляе-

мую мощность для микросхем разных серий. Существенные изменения в схему логического элемента были внесены лишь на этапе внедрения структур Шотки. В 80-е годы (см. рис. 1.2) энергию $\Theta_{\text{пот}}$ старались снижать путем постепенного уменьшения объема интегрального транзистора.

1.2. СХЕМОТЕХНИКА ЭЛЕМЕНТОВ ТТЛ

Логическую функцию в элементе ТТЛ выполняет многоэмиттерный транзистор (рис. 1.3, a). Ко входу логического элемента присоединен управляющий переключатель S1, движок которого может занимать два положения —В и Н. В положении В на вход поступит напряжение высокого уровня, т. е. питающее напряжение $U_{\text{и.п.}}$ в положении Н — напряжение низкого уровня, соответствующее нулю потенциала (потенциал земли, вход заземляем). Если на вход (см. рис. 1.3, a)




Рис. 1.3. К пояснению работы входа ТТЛ с многоэмиттерным транзистором:

a — путь входного тока; b — путь входного тока при нескольких входах; b — токи в транзисторе VTI при высоком входном уровие; b — токи в простейшем инверторе

подано низкое напряжение, появляется входной стекающий ток низкого уровня $I_{\rm Bx}^0$: от провода питания $U_{\rm H.n.}=5$ В через базовый резистор $R_{\rm G}$, через переход база—эмиттер транзистора VT1, далее через контакт Н переключателя S1 на землю. Силу базового тока $I_{\rm Bx}^0=I_{\rm B}=(U_{\rm H.n.}-U_{\rm E9})/R_{\rm B}$ нормирует резистор $R_{\rm B}$. В скоростных и экономичных микросхемах номиналы $R_{\rm B}$ взаимио отличаются в 15 раз.

На рис. 1.3, δ показан транзистор VT1 с тремя эмиттерами Э1— Э3 (два из них не присоединены). Уровень тока $I_{\rm BX}^0$ логического элемента DD1 соответствует предыдущему случаю. Более того, если все три эмиттера, т.е. логических входа DD1, соединить вместе, ток $I_{\rm B}^0$ практически не изменится. Таким образом, неиспользуемые входы можно оставлять разомкнутыми. Если заземлеи хотя бы один из входов элемента ТТЛ (рис. 1.3, δ), смена логических уровией на остальных входах не влияет на выходное напряжение $U_{\rm BMX}$.

В обенх схемах (рис. 1.3, a, δ) $U_{\text{вых}}=0$. Когда хотя бы один эмиттер у транзистора VT1 заземлен, ток $I_{\text{вх}}^0 \approx I_{\text{Б}}$ течет на землю по пути с малым сопротивлением, т. е. через переход база — эмиттер и переключатель S1. Переход база — коллектор транзистора VT1 открыться не может, так как на нем нет избыточного напряжения более 0,7 $B=U_{\text{F3}}$

Переведем движок переключателя в положение В (рис. 1.3, a). Теперь переход эмиттер — база транзистора VT1 будет закрыт, так как нет разности потенциалов между эмиттером и базой, поскольку эти электроды присоединены к общему проводу питания. От положительного полюса источника питания $U_{\rm и.n} = 5$ В на вход I поступает лишь входной ток утечки высокого уровня $I_{\rm sx}^{\rm I}$, не превышающий при нормальной температуре нескольких наноампер и направленный «навстречу» эмиттерной стрелке, указывающей проводимость транзистора (напомним, что токи протекают в цепях от высокого потенциала к низкому).

Большой по силе ток базы $I_{\rm B}$ теперь течет через открытый переход база — коллектор (т. е. вправо на рис. 1.3, s), а затем через резистор нагрузки $R_{\rm H}$ к нулевому потенциалу. На коллекторе VT1 появляется напряжение высокого уровия

$$U_{\text{вых}}^{1} \approx U_{\text{и.п}} [R_{\text{H}}/(R_{\text{H}} + R_{0})].$$
 (1.1)

Таким образом, на рис. 1.3, в показан одновходовой элемент ТТЛ, не изменяющий фазу входного сигнала. Когда на вход I подается напряжение низкого уровня H, на выходе Y будет также напряжение низкого уровня, а входному сигналу высокого уровня В будет соответствовать выходное напряжение высокого уровня $U^1_{x}>0$. Такой элемент назовем неинвертирующим. Напомним, что здесь активное, включающее — входное напряжение иизкого уровня, когда через управляющий переключатель S1 на землю стекает большой входной ток $I^0_{\text{вк}}$. Например, для стандартных элементов ТТЛ (основа серии K155) ток одного входа $I^0_{\text{вк}}=1,6$ мА.

Для инвертирующего логического элемента входные и выходные напряжения высокого и низкого уровней взаимно противоположны: В и H, H и B. На рис. 1.3, ε показана простейшая схема инвертора ТТЛ. Здесь к предыдущей схеме добавлен транзистор VT2, который «переворачивает» фазу выходного напряжения. Если от переключателя S1 на вход I поступает напряжение высокого уровня B, оконечный транзистор VT2 насыщается базовым током $I_{\rm B}$ и выходное напряжение низкого уровня на его коллекторе $U_{\rm Bыx}^0$ становится близким к нулю, точнее, не превышает 0,3 В. Это наибольшее значение напряжения насыщения коллектор — эмиттер для кремниевого транзистора VT2.

Инвертор (рис. 1.3, г) является основой микросхем, выходы у которых имеют открытые коллекторы; он широко примеияется самостоятельно. Для обозначения логической функции — инверсии применяют специальные знаки. На принципиальной схеме кружком отмечается тот вход или выход, где сигнал претерпевает переворот фазы. Черта инверсии ставится над буквеиным мнемоническим обозначением данного вывода. K примеру, \overline{I} — инвертирующий вход, \overline{Y} — инвертирующий выход. Черта инверсии ставится и над символом команды или ее мнемоническим обозначением, иапример. Запись /считывание, т. е. Зп./Сч. Этим знаком отображается взаимная противоположность операций. Входы, имеющие активным входное напряжение иизкого уровия $U^0_{\rm nv}$, следует отметить знаком инверсии. На рис. 1.3, г показан импульсный усилитель с инверсией по выходу.

Основная масса элементов ТТЛ снабжена двухтактным выходным каскадом (рис. 1.4, a), состоящим из выходных n-p-n-траизисторов: насыщаемого (VT5) и составного эмиттерного повторителя (VT3. VT4). Такой каскад называется квазикомплементариым в отличие от комплементарного, составленного из пары n-p-n и p-n-p-тразисторов. Транзистор р-п-р оказался неоправданно сложным технологически для цифровых микросхем. Для поочередного включения выходных *n-p-n* траизисторов необходим промежуточный каскад, который называется расщепителем фазы входного сигнала. На рис. 1.4, а расщепитель фазы состоит из транзистора VT2 и резисторов R2, R3. Каскад имеет два выхода: коллекторный и эмиттерный, импульсы на которых противофазны. Выходные транзисторы, включаемые поочередно, аналогичны перекидному тумблеру: на нагрузку можно включить напряжение высокого выход-


ного уровия, или низкого.

Выход логического элемента DD1, обозначенный \overline{Y} , подключается к низкому потеициалу, т. е. заземляется через насыщаемый транзистор VT5 и получает высокий выходной потенциал от эмиттера составного транзистора VT3, VT4. Инверсия входного сигнала 1 отображена на выходе символом \overline{Y} . Чтобы доказать, что на рис. 1.4, a изображен инвертор, присоединим на вход I переключатель S1 (рис. 1.4, б). и подадим на его вход иапряжение низкого уровня. Транзистор VT1 не может дать базовый ток I_в транзистору VT2 (см. рис. 1.4, a), и транзистор VT2 находится в разомкнутом состоянии (на рис. 1.4, б разомкнутый транзистор VT2 условно не показан). Однако резистор R2 присоединен к проводу питания $U_{\pi,\pi}=5$ В, поэтому выходное напряжение высокого уровня $U_{\text{вых}}^1$ появляется на нагрузке $R_{\text{н}}$ от эмиттера транзистора VT4.

Статическое выходное напряжение высокого уровня для логического элемента

$$U_{\text{BMX}}^{1} = U_{\text{M,T}} - I_{\text{BMX}} R4 - U_{\text{K9}} - 2U_{\text{B9}}. \tag{1.2}$$

Заметим, что транзистор VT4 — эмиттерный повторитель. Он ие может перейти в состояние насыщения и поэтому минимальное напряжение усилительного режима $U_{K\Theta}$ для транзистора VT4 не падает ниже 0,7... ... В. Если учесть, что для транзисторов без переходов Шотки напряжение $U_{B\Theta} = 0.7$ В, получаем $U_{BMX}^1 \ge (5-1-1.4) = 2.6$ В при стандартном напряжении питания U_{и.п}=5 В. Падение напряжения на резисторе R4, ограничивающем ток короткого замыкания в выходном каскаде, в первом приближении не учитываем.



Для транзисторов с переходами Шотки напряжение на p-n переходе меньше и составляет 0,2...0,3 В. Следовательно, напряжение высокого уровня $U_{\rm BbX}^1$ для перспективных элементов ТТЛ иссколько выше и достигает 3.5 В.

Эмиттерный повторитель (ЭП) — усилительный каскад с отрицательной обратной связью. Следовательно, сила вытекающего эмиттерного тока будет определяться его выходным сопротивлением $R_{\text{выхЭП}}$. Для схемы на рис. 1.4, δ $R_{\text{выхЭП}} = R2/(B+1) + \phi_{\text{т}}/1_{\text{вых}}^1$. Здесь R2 — коллекторный резистор нагрузки транзистора-фазорасщепителя; (B+1) —

полный коэффициент усиления транзистора по току. В данной схеме $B\!=\!I_K/I_B$ для составного транзистора VT3 и VT4 определяется как произведение: $B\!\approx\!B3\!\cdot\!B4$. Напомним также, что $\phi_{\scriptscriptstyle T}\!-\!$ температурный потенциал ($\phi_{\scriptscriptstyle T}\!=\!26$ мВ для температуры 300 K), $I_{\rm Bыx}^I$ — вытекающий выходной ток высокого уровня логического элемента.

Например, если R2=8 кОм, B=1000, $\phi_{\rm T}=26$ мВ, то при $I_{\rm BMX}^1=5$ мА, получим $R_{\rm BMX \to II}=8+5=13$ Ом. В этой сумме пересчитанный на выход номинал резистора R2, который служит сопротивлением источника сигнала для ΘII , т.е. слагаемое 8 Ом, больше, чем собственное выходное сопротивление эмиттерного перехода транзистора VT4, равное 5 Ом.

На рис. 1.4, δ параллельно нагрузочному резистору $R_{\rm H}$ находится емкость $C_{\rm пар}$, символизирующая нагрузочную паразитную емкость. Для печатной платы — это погонная емкость проводящей дорожки, помноженная на ее длину. Если $C_{\rm пар}=100$ пФ, то время нарастающего положительного перепада выходного импульса составит $t^{1,0}=2,2$ $R_{\rm выхЭП}C_{\rm пар}$, т. е. примерно 3 ис. Следует учесть, что поступающий от транзистора VT4 импульсный ток заряда емкости $C_{\rm пар}$ велик, однако вытекающий статический ток высокого уровия $I_{\rm вых}^1$ мал, поскольку обслуживаемые входы последующих элементов TTJ имеют малые входные токи высокого уровня $I_{\rm вх}^1$ (см. рис. 1.3, θ).

В схеме на рис. 1.4, δ к выходу инвертора DD1 подключен элементнагрузка TTЛ DD2, на вход которого будет поступать (от эмиттера VT4) незначительный входной ток высокого уровня, т. е. ток утечки входа $1_{\rm BX}^{\rm R} \ll 1_{\rm Bix}^{\rm R}$.

Подадим на вход логического элемента DD1 напряжение высокого уровня. Для этого в схеме на рис. 1.4, ϵ переведем движок переключателя S1 в положение B. Транзистор-фазорасщепитель VT2 получит теперь базовый ток $I_{\rm B}$ от коллектора VT1 и поэтому откроется. Часть его эмиттерного тока $I_{\rm B}$ поступит в базу оконечного транзистора VT5. Этот транзистор перейдет в состояние насыщения, т. е. замкнется. Выходной вывод логического элемента DD1 окажется подключениым к земле.

Внутренее сопротивление промежутка коллектр — эмиттер $r_{\kappa \sigma}$ для насыщенного транзистора VT5 реально составляет 30...50 Ом, а выходное напряжение насыщения для кремниевого транзистора $U_{\text{КЭнас}} \ll 0.3 \text{ B}.$ Это выходное напряжение низкого уровня для ремента TTЛ $U_{\text{вых}}^0$.

Паразитная емкость $C_{\text{пар}}$ разряжается до низкого логического уровня через низкоомный насыщенный транзистор VT5. Длительность процесса разряда определяет время отрицательного перепада выходного импульса $t^{0,1} = 2.2 \, r_{\text{к9}} C_{\text{пар}}$.

Транзистор VT5 проектируется так, чтобы он мог надежно пропускать большие статические стекающие выходные токи низкого уровня $I^0_{\rm Bhx}$. Чем больше допустимое значение этого тока, тем выше нагрузочная способность элемента ТТЛ. Нагрузочную способность принято оценивать числом входов элементов-нагрузок, каждый из которых должен надежно переключиться. Учтем, что зиачение активного стекающего входного тока низкого уровня $I^0_{\rm Bx}$ для элемента ТТЛ велико. На рис. 1.4, a к выходу $\overline{\rm Y}$ присоединены три входа элементов-нагрузок DD2—DD4; если это элементы серии K155, то $I^0_{\rm Bhx}=3I^0_{\rm Rx}=3\cdot1,6=4,8$ мА.

В схеме инвертора ТТЛ на рис. 1.4, а присутствуют два вспомогательных элемента: диод VD1, защищающий вход от пробоя, и резистор R4, ограничивающий в выходном каскаде так называемый сквозной ток короткого замыкания транзисторов VT4 и VT5. Интересно, что в самых первых элементах ТТЛ диоды защиты входов отсутствовали. Однако реально оказалось, что длинные проводники печатных плат большого формата накапливают большие паразитные заряды. Эта энергия дает иа входе элемента отрицательные импульсы напряжения (при большой силе тока). Диод VD1 поглощает паразитную энергию и тем

самым защищает эмиттер транзистора VT1 от пробоя. Как было показано ранее, транзисторы VT4 и VT5 отдают и принимают выходной ток поочередно. Однако во время формирования выходных перепадов есть момент, когда оба транзистора выходного каскада ТТЛ одновременно открыты (можно сказать, полуоткрыты), поскольку один из транзисторов не успел полностью закрыться, а другой — открыться. По-другому, VT4 и VT5 находятся оба в линейном режиме. Если считать, что суммарное сопротивление между их коллекторами и эмиттерами в этот момент составит 100...200 Ом, то без ограничивающего резистора R4 импульс тока короткого замыкания от источника питания Uил = 5 В достигнет 25...50 мА. Если импульсные перепады будут следовать часто, выходные транзисторы быстро перегреются. Резистор R4 принимает на себя значительную часть этой мощности и защищает выходные транзисторы от перегрева.

Импульсы тока короткого замыкания, наводящие большие помехи в шинах дитания, - один из самых существенных недостатков схемотехники ТТЛ. Для уменьшения их влияния в цепях питания на печатной плате следует устанавливать керамические конденсаторы развязки с номиналами 0,1 мкФ и более.

Прежде чем изучить варианты элементов ТТЛ, рассмотрим, как определяются некоторые импульсные параметры. На рис. 1.5, α показаны входной и выходной импульсы инвертора, а на рис. 1.5, б дано их взаимное расположение по времени, причем показано, что выходной импульс $U_{\text{вых}}$ существенно задержан относительно входного $U_{\text{вх}}$. На графиках отмечено пять временных отрезков: длительности положительного $t^{0,1}$ и отрицательного $t^{1,0}$ выходных перепадов, два времени задерж-




Рис. 1.5. К определению импульсных параметров ТТЛ:

a — фазы сигналов инвертора; b — определение среднего времени задержки распространения сигнала; в - то же для задержек логических перепадов

ки распространения (при включении $t_{3\mathbf{A},p}^{1,0}$ и при выключении $t_{3\mathbf{A},p}^{0}$), а также так называемое среднее время задержки распространения выходного сигнала $t_{3\mathbf{A},p,cp}$. Для элементов ТТЛ первоначальной разработки интервалы времени $t_{3\mathbf{A},p}^{1,0}$ и $t_{3\mathbf{A},p}^{0,1}$ были значительны из-за глубокого насыщения, в которое попадают при переключении импульсные транзисторы. На рис. 1.5, в показано, что эти параметры отсчитываются от средних уровней импульсов U_{cp} . Напряжение U_{cp} для элементов ТТЛ без переходов Шотки равно 1,3 B, с переходами Шотки — 1,5 B.

Более общий параметр — среднее время задержки распространения выходного сигнала $t_{\mathsf{зд,p,cp}}$ — это полусумма $t_{\mathsf{зд,p}}^{1,0}$ и $t_{\mathsf{зд,p}}^{0,1}$ На рис. 1.5, 6 — это интервал между серединами импульсов. Параметр $t_{\mathsf{зд,p,cp}}$ позволяет

сравнивать быстродействие любых известных логик.

Время задержки распространения при включении $t_{3д,p}^{1,0}$ соответствует времени заряда емкости входной цепи логического элемента. Пока входная емкость не зарядится и не будет превышен порог открывания траизистора $U_{B9}{>}0.7$ В, он не откроется. Аналогичио время $t_{3д,p}^{0,1}$ определяется скоростью разряда входной емкости: входной сигнал уже окончился, но выходной еще не нарастает, поскольку необходимо время для стекания избыточного заряда во входной цепи. Свести к нулю интервалы $t_{3d,p}^{1.0}$ и $t_{3d,p}^{0.1}$ можно, если не подавать транзисторам избыточный базовый ток насыщения.

Стимулом развития схемотехники и технологин изготовления микросхем ТТЛ за последнее двадцатилетие было прежде всего стремление сократить эти интервалы времени. Если они будут малы, выходной импульс $U_{\text{вых}}$, показанный на рис. 1.5, δ , запоздает мало и среднее время задержки распространения сигнала принципиально сократится. Времена нарастания и спада перепадов выходного импульса $\mathfrak{t}^{0,1}$ и $\mathfrak{t}^{0,1}$ определяются в конечном счете силой выходного коллекторного тока и паразитными выходиыми емкостями транзисторов. Паразитные емкости снижают, переходя к уменьшенным физическим объемам коллекторных областей интегральных транзисторов (отметьте: плотность коллекторного тока при этом пропорционально возрастает!). Силу коллекторных и базовых токов ограничивают резисторами. Для высокоскоростных элемеитов номиналы резисторов приходится уменьшать, из-за чего потребляемая микросхемой мощность увеличивается.

1.3. ТРАДИЦИОННЫЕ СЕРИИ ТТЛ

На рис. 1.6 показаны схемы трех первоначальных элементов ТТЛ. Назовем их традиционными. Эти серии активно развивались до 1970 г. (см. рис. 1.2). Если отвлечься от номиналов резисторов, можно обнаружить, что в схеме, показанной на рис. 1.6, а, присутствует составной транзистор — эмиттериый повторитель VT3, VT4. В схемах на рис. 1.6, б, в повторитель не составной (только транзистор VT3), одиако в схемы добавлен диод сдвига уровня VD4. В остальном схемы одинаковы.

На рис. 1.6, a показан мощный ключ ТТЛ, на котором основаны микросхемы, составляющие серию K131. Ее зарубежным аналогом является серия 74H (H — high — символ высокого быстродействия серии и наибольшей потребляемой мощности). Поскольку резисторы здесь относительно иизкоомные, элемент серии K131 имеет ток потребления $1_{\rm пот}$

примерно 4...5 мА; его среднее время задержки распространения $t_{\text{за.р. cp}} = 6$ нс. Как будет показано далее, энергия переключения для него $\Im_{\text{пот}} = P_{\text{пот}} \cdot t_{\text{за.р. cp}} = 1_{\text{п}} \cdot U_{\text{м.n}} \cdot t_{\text{за.р. cp}} = 120...150$ пДж (см. рис. 1.2 прямо-угольник МТТЛ) в настоящее время считается чрезмерно большой. Поэтому обе серни больше не развиваются. Чтобы получить импульс выходного тока, обеспечивающий наибольшую скорость зарядки выходной емкости, в схеме на рис. 1.6, a выходной эмиттерный повторитель выполнен по схеме Дарлингтона, т. е. составного транзистора.

На рис. 1.6, б показана схема самого распространенного логического элемента — основы серии К155 и ее зарубежного аналога — серии




Рис. 1.6. Прииципиальные схемы первичных логических элементов ТТЛ: a - МТТЛ; b - СТТЛ; b - МТТЛ (см. pнс. 1.2)

74. Эти серии принято называть стандартными (СТТЛ). Логический элемент серии К155 имеет среднее быстродействие $t_{3\pi,p,cp}=13$ нс и среднее значение тока потребления $I_{\pi\sigma\tau}=1,5...2$ мА. Таким образом, энергия, затрачиваемая этим элементом на перенос одиого бита информации, примерно 100 пДж (см. рис. 1.2, δ ; прямоугольник СТТЛ).

Для обеспечения выходного напряжения высокого уровия $U_{\rm BMX}^1 \gg 2.5$ В (как и в схеме на рис. 1.6, a) в схему на рис. 1.6, b потребовалось добавить диод сдвига уровня VD4, падение напряжения на котором равно 0,7 В. Таким способом была реализована совместимость различных серий ТТЛ по логическим уровням. Микросхемы на основе инвертора, показанного на рис. 1.6, b (серия K155), имеют очень большую номенклатуру, широко выпускаются, а серия продолжает развиваться.

На рис. 1.6, в показан третий вариант ТТЛ первоначальной разработки — маломощный логический элемент (МмТТЛ). Он лежит в основе отечественной серин К134 и зарубежной с названием 74L (здесь L-low- означает малое быстродействие и одновременно малое потребление тока питания). Этот элемент потребляет мощность питания примерно 1 мВт при среднем времени задержки распространения $t_{\text{зл.р.cp}}=33$ нс, что соответствует энергии, потребляемой на перенос единицы информации $9_{\text{пот}}=33$ пДж (см. прямоугольник МмТТЛ на рис. 1.2). Номиналы резисторов в этом логическом элементе относительно велики. Сейчас эти серии не развиваются.

В конце 70-х годов микросхемы ТТЛ первоначальной разработки стали активно замеияться на микросхемы ТТЛШ, имеющие во внутренней структуре *p-n* переходы с барьером Шотки. Напомним, что эффект Шотки снижает пороговое напряжение открывания кремниевого диода от обычных 0,7 В до 0,2...0,3 В и значительно уменьшает время жизии неосновных носителей в полупроводнике. Эффект основан на том, что в *p-n* переходе или рядом с ним присутствует очень тонкий слой металла, богатый электронами — свободными носителями.

Сложности практического освоения технологических процессов изготовления полупроводииковых структур с эффектом Шотки, однако, были очень велики, поэтому на рис. 1.2 прямоугольник, отображающий развитие маломощных серий МмТТЛШ, растянут по времени на восемь лет.

В основе транзистора с переходом Шотки (транзистора Шотки, ТШ) находится известная схема ненасыщаемого РТЛ-ключа (рис. 1.7, а).




Рис. 1.7. Ненасыщаемый элемент РТЛ (a), транзистор с диодом Шотки (δ) и символ транзистора Шотки (s)

Здесь транзистор удерживается от перехода в режим глубокого насыщения с помощью дополнительной нелинейной входной цепи с диодом. Обычный базовый резистор R_6 здесь составлен из двух: R_{61} и R_{62} . Если на вход данного элемента РТЛ от переключателя S1 поступает напряжение высокого уровня, через резистор R_{61} течет входной ток $I_{\rm вx}^1$. Номиналы R_{61} и R_{52} нетрудно рассчитать так, чтобы пороговое напряжени открывания диода $U_{\rm пор}$ оказалось бы меньше, чем падение напряжения на резисторе R_{62} , т. е. $I_{\rm B}R_{62}$. Здесь символом $I_{\rm B}$ обозначен предельный, близкий к насыщающему базовый ток транзистора VT1. Если диод VD1 откроется, через него потечет избыточный входной ток $I_{\rm Bx}^1$ — $I_{\rm B}$, который теперь минует базу транзистора и получит путь для стекания в землю через промежуток транзистора коллектор — эмиттер.

Если от переключателя S1 подать входное напряжение низкого уровня (ноль потенциала), ток $I_{\rm BX}$ прекратится и транзистор практически без задержки перейдет от насыщения к состоянию отсечки (т. е. выключится, разомкнется), так как он находился ранее на грани линейного

и насыщенного режимов. По-другому, в объеме его базовой области, как в микроскопическом аккумуляторе, не были накоплены избыточные заряды. Отметим, что поскольку напряжение между базой и коллектором $U_{\rm BK}=U_{\rm nop}-I_{\rm B}R_{62}$ удерживалось на уровне нескольких десятых долей вольта (диод VD1 обычный, кремниевый), напряжение низкого выходного уровця $U_{\rm Bhx}^0$ для элемента РТЛ с ограничением тока иасыщения (рис. 1.7, a) может увеличиться до 1 В (вместо 0,3 В при насыщаемом ключе).

В схеме на рис. 1.7, σ транзистор VT1 удерживается от перехода в насыщение шунтирующим диодом Шотки VD1 с низким порогом открывания. Здесь напряжение $U_{\rm BKMиH}=0,2...0,3$ В, поэтому напряжение $U_{\rm BMX}^0$ повысится мало. На рис. 1.7, σ предыдущая схема заменена единым символом — транзистором Шотки. Этот транзистор не переходит в глубокое насыщение, у него очень мало время рассасывания накопленных в базе носителей. Логические элементы на основе транзисторов Шотки имеют очень малое время задержки отключения $t_{\rm 3D}^{\rm otkn}$.

На основе транзисторов Шотки в начале 70-х годов были выпущены первые микросхемы двух основных современных серий ТТЛ (см. рис. 1.2). На рис. 1.8, а показана схема высокоскоростного логического




Рис. 1.8. Принципиальные схемы логических элементов с переходом Шотки:

a - ТТЛШ; 6 - МмТТЛШ (см. рис. 1.2)

элемента, применяемого как основа микросхем серии K531. Аналогичная зарубежная серия называется 74S; здесь S— начальная буква фамилии немецкого физика Шотки (Schottky), открывшего физический эффект оказавшийся иля электроники столь важным

фект, оказавшийся для электроники столь важным.

В этом элементе вместо эмиттерного резистора (см. R3 на рис. 1.6, a) для улучшения формы импульса использован нагрузочный генератор тока — транзистор VT4 с резисторами R4, R5. Отметим, что иоминалы остальных резисторов в элементах серий K131 и K531 (сравинерис. 1.6, a и 1.8, a) почтн одинаковые. Из-за этого близки значения мощиости потребления $P_{\text{пот}}$, однако время $t_{\text{эд,p,cp}}$ для инвертора серии K531 снижено до 3 нс, что обусловило потребление энергии на 1 бит информации $\Theta_{\text{пот}} = 19.3 = 57$ пДж.

На рис. 1.8, б показана схема элемента, на котором основаны микросхемы серии К555. Аналогичная зарубежная серия имеет название 74LS (т. е. low Schottky — что можно трактовать как экономичная серия с применением переходов Шотки). Для микросхем серии К555 мощность, потребляемая одним элементом, $P_{\rm nor}$ =2 мВт при времени $t_{\rm 3л,p,cp}$ =9,5 нс, поэтому потребляемая энергия переключения $\Theta_{\rm nor}$ ==19 пДж.

В электрической схеме элемента серии Қ555 вместо многоэмиттерного транзистора использована матрица диодов Шотки. Микросхемы серии К555, как нетрудно видеть из сравнительной таблицы параметров (табл. 1.1), по быстродействию соответствуют серии К155 (потребляемый ток уменьшен в пять раз!), по экономичности уступают микросхемам серии К134 (1 мВт) всего в 2 раза, но в итоге потребляют энергию на перенос 1 бита информации в 1,5 раза меньше. Сейчас микросхемы серии К555 вытеснили из аппаратуры серию К134 и по мере наращивания номенклатуры служат эффективной заменой для микросхем самой массовой, стандартной серии К155.

Таблица 1.1. Динамические параметры микросхем ТТЛ

Серия	тл		Параметр	Нагрузка		
Отечественная	Зарубеж- ная	Р _{пот} , мВі	[†] зд, р,	э _{пот} , пдж	С _н , пФ	R _H , KOM
K134 K155 K131 K555 K531 K1533 K1531	74L 74 74H 74LS 74S 74ALS 74F	1 10 22 2 19 1,2	33 9 6 9,5 3 4 3	33 90 132 19 57 4, 8 12	50 15 25 15 15 15 15	4 0,4 0,28 2 0,28 2 0,28

Микросхемы серии К531 потребляют энергию на перенос 1 бита, в 2,3 раза меньшую, чем у микросхем старой серии К131, из-за чего она также стала неперспективной. Статические параметры логических элементов микросхем серий К155, К555, К531 и некоторые параметры для серии К1531 (см. § 1.4) сведены в табл. 1.2. Логические уровни и допустимые напряжения на входах и выходах микросхем этих серий отличаются незначительно. Однако для микросхем серий К155 и К531 велики входные токи низкого уровня $I_{\rm BX}^0$ соответственно 1,6 и 2,0 мА для одного входа. Сила этого тока для микросхем серии К555 и К1531 в 3—4 раза меньше. Допустимый стекающий выходной ток низкого уровня $I_{\rm BMX}^0$ для серии К555. Кроме того, в составе каждой серии выпускаются так называемые буферные логические элементы, допустимый ток $I_{\rm BMX}^0$ для которых увеличен еще примерно в 3 раза.

Для упрощения расчетов числа нагружающих входов в табл. 1.3 указаны числа взаимной нагрузочной способности микросхем серий К531, К155 и К555 (см. также рис. 1.4, θ). Например, обычный элемент серин К555 способен принять ток $I_{\rm BX}^0$ от четырех входов микросхем серии К531. Ток $I_{\rm Bix}^0$ для К555 равен 41 $_{\rm BX}^0$ для К531, т. е. $4\cdot 2=8$ мА. Рас-

			ļ	K155			K555			K531		ҚР	1531
Параметр	Рисун ок	Условия изме- рения					Зна	чение п	араметр	a			
			Мин.	Тип.	Макс.	Мин.	Тип.	Макс.	Мин.	Тип.	Макс.	Мин.	Макс
U _{BX} , B	Рис. 1.4, в	$U_{\mathtt{BX}}^1$ или $U_{\mathtt{BX}}^0$	2			2			2			2	
U _{вх} , В	Рис. 1.4, б	присутствуют на всех входах			0,8			0,8			0,8		0,8
U _{вых} , В	Dr. 14 6	U _{и. п} = 4,5 В			0,4		0,35	0,5			0,5		0,5
	Рис. 1.4, 6		$I_{\text{BMX}}^0 = 16 \text{ MA}$		$I_{\text{Bbix}}^0 = 8 \text{ MA}$		мА	I ⁰ _{вых} =20 мА		ıА			
rī ¹ B	Duo 14 6	II 4 5 P	2,4	3,5		2,7	3,4		2,7	3,4			2,7
$U_{\rm BbX}^1$, B	PAC. 1.4, 0	$U_{\text{M. II}} = 4.5 \text{ B}$	I ¹ _{Bых} :	= -0	,8 мЛ	I ¹ вых=	= — 0,	4 мА	I ¹ _{вых}	=-1	мА		
I ¹ _{Bых} , мкА	Рис. 1.4 б с ОК	$U_{\text{M. II}}^{1} = 4,5 \text{ B},$ $U_{\text{BMX}}^{1} = 5,5 \text{ B}$			250			100			250		

			•					
	I ^I _{BЫX} , MKA	Рис. 1.4, б состояние Z	$U_{\rm H.II}$ =5,5 В, $U_{\rm B.JX}^1=2,4$ В на входе разрешения ЕІ $U_{\rm BX}=2$ В		40	20	50	
_	$I^0_{ extbf{Bbix}}$, MK A	Рис. 1.4, б состояние Z	$U_{\text{M.II}} = 5,5 \text{ B}, \ U_{\text{Bbix}} = 0,4 \text{ B} \ U_{\text{EX}} = 2 \text{ B}$		-40	20	_50	
,	I ¹ _{ax} , mkA	Рис. 1.3, в	$U_{\text{MAD}} = 5,5 \text{ B},$ $U_{\text{BX}}^{1} = 2,7 \text{ B}.$		40	20	50	20
	I ¹ _{BX, max} , MA		$\begin{array}{c c} U_{\text{M-II}} = 5,5 \text{ B}, \\ U_{\text{BX}}^{1} = 10 \text{ B} \end{array}$		1	0,1	1	0,1
•	I ⁰ вх, мА	Рис. 1.3, а	$U_{\text{II}.II} = 5,5 \text{ B},$ $U_{\text{BX}}^{0} = 0,4 \text{ B}$		-1,6	-0,4	-2,0	-0,6
21	I _{к•3} , мА		$\begin{array}{c} U_{\text{II.TI}} = 5,5 \text{ B}, \\ U_{\text{BbJX}}^0 = 0 \end{array}$	-18	-55	_100	-100 -60	<u>-150</u>

Таблица 1.3. Взаимная нагрузочная способность логических элементов ТТЛ разных серий _

Нагружаемый		входов ж из сер		Нагружаемый	Число входов-на- грузок из серий		
выход	K555 (74LS)	K155 (74)	K531 (748)	выход	K555 (74LS)	K155 (748)	K531 (74S)
Қ555 Қ555, буферная Қ155	20 60 40	5 15 10		Қ155, буферная Қ531 Қ531, буферная	60 50 150	30 12 37	24 10 30

смотрим другой крайний случай взаимного применения микросхем ТТЛ. Буферный выход (самый мощный среди ТТЛ) микросхемы серии К531 может обеспечить стекание входного тока от 150 логических элементов серии К555 ($l_{\rm Bax}^0$ = 150 $l_{\rm Bx}^0$ = 60 мА; см. также данные табл. 1.2, предпоследняя строка). Отметим, что буферный элемент серии К555 имеет более высокую нагрузочную способность, чем простой выход микросхемы серии К531.

При совместном использовании микросхем ТТЛ высокоскоростных, стандартных и микромощных следует учитывать, что микросхемы серии К531 дают увеличенный уровень помех по шинам питания из-за больших по силе и коротких по времени импульсов сквозного тока короткого замыкания выходных транзисторов логических элементов. Часть печатной платы с микросхемами серии К531 должна иметь отдельные, очень низкоомные шины питания. Токоведущие сигнальные дорожки должны быть кратчайшими, чтобы не излучались помехи.

Серии с повышенными входным и выходным сопротивлениями (например, К555) бслее чувствительны к помехам-наводкам и к помехам по питанию, чем мощные серии. Маломощную часть устройства требуется защитить экраном и заградительными фильтрами по питанию. Проводники на печатной плате, по которым передаются выходные сигналы микросхем серии К531, не должны проходить рядом с токоведущими дорожками входных сигналов микросхем серии К555. При совместном применении микросхем серий К155 и К555 помехи певелики.

Выходы однокристальных, т. е. расположенных в одном корпусе, логических элементов ТТЛ, можно соединять вместе. При этом надо учитывать, что импульсная помеха от сквозного тока по проводу питания пропорционально возрастет. Реально на печатной плате остаются неиспользованные входы и даже микросхемы (часто их специально «закладывают про запас») Такие входы логического элемеита можно соединять вместе, при этом ток $I_{\rm BX}^0$ не увеличивается. Однако для элементов серии К555 входы соединять не следует, чтобы не повышалась паразитная входная емкость элемента. На неиспользуемые входы можно подать иапряжение высокого уровня от выхода свободиого логического элемента, заземлив при этом его вход.

Как правило, микросхемы ТТЛ с логическими функциями И, ИЛИ потребляют от источников питания меньшие токи, если на всех входах присутствуют напряжения низкого уровня. Из-за этого входы таких неиспользуемых элементов ТТЛ следует заземлять.

1.4. ПЕРСПЕКТИВНЫЕ СЕРИИ ТТЛ

Перспективы развития ТТЛ определяются совершенствованием их процессов изготовления. К началу 80-х г. с помощью иониой имплантации (точно дозированного радиационного виедрения атомов примесей в полупроводниковые области) и прецизионной фотолитографии удалось уменьшить в 8 раз площадь, которую занимает на кристалле логический элемент ТТЛ.

Три варианта перспективных микросхем с переходами Шотки разработали фирмы Fairchild и Texas Instruments. Это микросхемы с условными названиями FAST, AS и ALS (серии 74F, 74AS и 74AS соответственно). FAST— это начальные буквы слов Fairchild Advanced Schottky TTL. Сокращение AS происходит от слова Advanced, т. е. с опережанием, авансом, и фамилии Schottky. В наименование ALS добавлена начальная буква слова low, т. е. это маломощный вариант микросхем предыдущего типа.

Чтобы четче пояснить ценность этих новых вариантов ТТЛШ, на рис. 1.9 показаны две энергетические диаграммы. На диаграмме рис. 1.9, а (в координатах потребляемая элементом мощность и среднее время задержки распространения) отмечены позиции разных серий ТТЛ. Цифрами 1, 2, 3 обозначены серии первоначальной разработки: К134,




Рис. 1.9. Энергетические диаграммы для традиционных и перспективных ТТЛ

К155, К531. Цифры 4 и 5 относятся к сериям ТТЛШ, т. е. К555 и К531. Позиционные обозначения 6, 7 и 8 принадлежат сериям ALS, FAST и AS соответственно. Позиционные обозначения 1—8 отложены по горизонтали на диаграмме рис. 1.9, б. Обе диаграммы могут быть полезными при анализе возможного дальнейшего развития ТТЛ.

Перспективные серии ТТЛШ имеют несколько измененные схемы логических элементов. На рис. 1.10 показаны возможные схемы входиых каскадов логических элементов. Диодный вариант I входной цепи, как у маломощных ТТЛШ серии К555, имеет большую входную емкость и сниженное пороговое напряжение включения. Транзисторный вариант II, примеияемый в элементах серии К531, имеет повышенное значение входного тока высокого уровня $I_{\rm Bx}^1$. Для перспективных ТТЛШ используется вариант III входного каскада, где применен дополнительный траизистор — усилитель тока VT1 (эмиттерный повторитель). Для этой схемы значительно снижается входной ток низкого уровня $I_{\rm Bx}^0$. Поросхемы значительно снижается входной ток низкого уровня $I_{\rm Bx}^0$. Поро-

говое входное напряжение увеличивается до $U_{\rm nop}\!=\!1,\!5$ В при $25\,^{\circ}$ С, и, главное, оно зафиксировано. У ранних вариантов ТТЛ существует зона разброса $U_{\rm nop}$ от 0,8 до 2,0 В. В результате отношение высокого и низкого уровней для микросхем FAST улучшено, что обеспечивает их большую помехоустойчивость. При температуре —55 °С пороговое напряжение $U_{\rm nop}\!=\!0,\!8$ В, а при $125\,^{\circ}$ С — $U_{\rm nop}\!=\!2$ В. Элемент FAST потребляет мощность 4 мВт, при внешней нагрузке его время задержки распространения $t_{\rm sg,p,cp}\!=\!3$ нс.

Внутри микросхемы FAST, т. е. на кристалле, где очень малы моитажные емкости, межэлементные процессы проходят с задержкой распространения $t_{3\pi,p,cp} = 1,75$ нс на логическую операцию. Столь большая




Рис. 1.10. Возможные варианты входных цепей перспективных ТТЛШ

достижимая скорость работы есть результат применения новых интегральных транзисторов со структурой, условно называемой «Изопланар-II». Поперечное сечение этой структуры показано на рис. 1.11, г. Этот рисунок выполнен в соответствующем масштабе по отношению к изображениям обычного (устаревшего) планарного транзистора (рис. 1.11, а), усовершенствованного планарного (без эмиттерного фотошаб-

лона), а также первого изопланарного (рис. 1.11, б, в).

Изопланарные структуры отличаются, во-первых, оксидной (а не p-n переходами) изоляцией между соседними траизисторами, во-вторых, оболочковыми областями p-n переходов собственно транзистора. Первое обстоятельство позволяет практически исключить взаимные утечки токов через кварцевое стекло SiO_2 между коллекторами и сильно уменьшить паразитные емкости коллекторов на подложку, второе помогает уменьшить емкость перехода коллектор — база интегрального транзистора на 60 %.

Граничная частота транзисторов «Изопланар-II» достигает 5 ГГц. У транзисторов обычной планарной конструкции она не превышала 1,6 ГГц. В изопланарном транзисторе эмиттер плотно огражден стенками высококачественного изолятора SiO_2 . На всех структурах область диода Шотки обозначена ЛШ.

Среди трех перспективных серий ТТЛШ логический элемент FAST считается как бы компромиссным, поскольку два других выполнены в милливаттном (ALS) и сверхскоростном (AS) вариантах. Элемент ALS потребляет мощность $P_{\text{пот}} = 1,2$ мВт и переключается с задержкой $t_{3\text{д,p,cp}} = 4$ нс. Такая структура перспективна для скоростных БИС, где успех во многом определяется эффективным отводом тепла от 1000 и




Рис. 1.11. Сравнение топологии и поперечного сечения интегральных транзисторов:

a — обычный планарный; б — усовершенствованный планарный; в — изопланарный; e — «Изопланар-II»

более логических элементов, расположенных на кристалле. Элементы AS потребляют мощность 8 мВт, но обеспечивают время задержки 1,75 нс.

Существует противоречие между рассеиваемой на кристалле микросхемы мощностью и ее быстродействием. Это можно пояснить примером. Микросхема FAST, содержащая 100 логических элементов, будет потреблять мощность 400 мВт. Если с предельным быстродействием в микросхеме должно работать только 20 % элементов, то 20 элементов будут потреблять 160 мВт, а остальные 80 элементов типа ALS—96 мВт, что даст в сумме 256 мВт. Таким образом, надо уметь гибко сочетать серии микросхем FAST, AS и ALS.

Серии FAST аналогична по параметрам отечественная KP1531. Микросхемы серии KP1533 сходны с микросхемами типа 74ALS

1.5. БУФЕРНЫЕ И РАЗРЕШАЮЩИЕ ЭЛЕМЕНТЫ ТТЛ

Рассмотрим микросхемы ТТЛ, которые в импульсно-вычислительных устройствах логической функции не выполняют. Их назначение — формировать цифровые сигналы, усиливать импульсы по току, т. е. обслуживать «энергоемкие» цифровые нагрузки. Такими нагрузками являются прежде всего так называемые шины данных, состоящие из нескольких токоведущих дорожек на печатной плате, число которых соответствует длине передаваемых цифровых слоев — байтов. Например, если в системе циркулируют восьмиразрядные байты, шина данных будет иметь восемь проводников. К шине данных подключается обычно много источников и приемников цифровых сигналов. В итоге это приводит к тому, что при передаче сигнала по проводникам шины протекают импульсные токи, составляющие десятки миллиампер. Микросхемы, обслуживающие проводники шины данных, выполняют системные функции, например, отключают от шины неиспользуемые в данный момент приемники и передатчики цифровых слов.

Рассмотрим микросхемы, содержащие импульсные усилители тока пифровых сигналов. Эти элементы ТТЛ принято называть буферными. Буферные усилители могут передавать сигнал без инверсии, либо с инверсией. Ряд таких элементов имеет вывод разрешения сигнала по входу. Очень удобными для обслуживания шин данных оказались элементы с тремя выходными состояниями: это обычные выходные состояния высокого и низкого уровней, а также размыкание (разрыв) выхода по специальной команде. Третье состояние назовем Z. Выходное сопротивление буферного элемента в данном режиме составляет сотни килоом.

Микросхемы ТТЛ, содержащие по шесть буферных элементов, приведены в табл. 1.4. Они имеют одинаковую цоколевку, показанную на рис. 1.12, а.


Микросхема К155ЛН4 (рис. 1.12, 6) содержит буферные элементы без инверсии. Остальные микросхемы группы ЛН состоят из инверторов. У микросхем с обозначением ЛН1 инверторы снабжены двухтактным выходным каскадом (см. рис. 1.6), остальные имеют выходы с открытым коллектором (рис. 1.12, 6).

Для инверторов M11: время задержки распространения сигнала составляет для K155MH1-22 нс, K555MH1-15 нс, K531MH1-5 нс; соответственно стекающий выходиой ток $I_{\text{вых}}^{0}$ для одного инвертора:

T	a	бл	иц	a	1.4.	Инверторы	ттл
---	---	----	----	---	------	-----------	-----

		Номер микросхемы								
Серия	Инвертор	1	2	3	4	5	6			
K155 K555 KM555 K531 KP1533 KP15331	ЛН	+++++	+++++	+	+	+	++			
74		04	05	06	07	16	21			

16, 8 и 20 мА. Наибольший ток $I_{\text{пот}}^1$ микросхемы ЛН1 потребляют, если на всех шести входах присутствуют напряжения высокого уровня. При $U_{\text{вх}}=4,5$ В эти токи составляют 33, 66 и 54 мА для микросхем ЛН1 серий К155, К555 и К531 соответственно. Если на всех входах присутствуют напряжения иизкого уровня, ток потребления $I_{\text{пот}}^0$ снижается в 2,2 раза.



Микросхемы ЛН2 содержат инверторы с открытым коллектором и имеются в трех исполнениях, т.е. в составе серий К155, К555, К531. Если для стандартного варианта К155ЛН2 время $t_{\rm 3д,p} = 55$ нс, то для маломощного варианта ТТЛШ К555ЛН2 оно составляет 27 нс, а для скоростного К531ЛН2 уменьшается до 7,5 нс. Токи потребления буфериых элементов ЛН2 соответствуют микросхемам ЛН1.

Микросхемы Қ155ЛНЗ содержат инверторы с открытыми коллекторами. У них время $t_{2\pi,p}$ =23 нс, ток потребления составляет 42 мА.

Микросхемы К155ЛН4 и К155ЛП4 (рис. 1.12) состоят из шести буферных элементов без инверсии, с открытыми коллекторами. Схема одного элемента показана на рис. 1.12, в. Цоколевка микросхемы ЛП4 показана на рис. 1.12, б. Токи потребления для этих микросхем: $I_{\text{not}}^1 = 30 \text{ мA}$, $I_{\text{not}}^0 = 41 \text{ мA}$. Максимальное время $t_{3\text{д,p}} = 23 \text{ нc}$.

Микросхема К155ЛН5 содержит шесть буферных инверторов с

открытыми коллекторами, выходное напряжение на которых можно повысить до 15 В, применив дополнительный источник питания. Таким образом, этот буферный элемент пригоден для зажигания индикаторного сегмента. По электрическим параметрам микросхемы К155ЛН5 примерно соответствует К155ЛН4.

В схемотехнике ТТЛ применяются два способа выбора по команде цифровых сигналов: разрешение по входам микросхем и по их выходам. В первом случае на время действия команды разрешается (или




Рис. 1.13. Элементы с выводами разрешения:

a — разрешение по входу $\overline{\mathrm{EI}};$ δ — разрешение по выходу EO (схема c третьим $\mathrm{Z}\text{-}\mathrm{cocтosnnem}$)

запрещается) прием сигнала по входу логического элемента, во втором—выход размыкается, переходит в Z состояние. Чтобы подать на микросхему такие команды, надо предусмотреть выводы разрешения по входу EI — enable input и разрешения по выходу EO — enable output. Если по этим выводам управления запрещается (не разрешается) прием и выдача сигналов, их надо обозначить как инверсные \overline{EI} , \overline{EO} .

На рис. 1.13, а показана схема организации входа разрешения, управляемого инверсной командой. Здесь транзисторы VT1 и VT4 имеют дополнительные, объединенные эмиттеры, которые образуют вход Е1. Если на этот вход подать напряжение низкого уровня E1=H, входные токи транзисторов VT1 и VT4 через переключатель S1 будут течь на землю. Из-за этого сигнальные входы A и B никакую комбинацию напряжений высокого и низкого уровней принять не смогут.

На выходе Q будет зафиксировано напряжение высокого уровня независимо от уровней на входах A и B. Если на входе разрешения присутствует напряжение высокого уровня EI=B, прохождение сигналов A и B будет разрешено. Если для проверки работы микросхемы входы A и B объединить и подать на них последовательность импульсов, на

выходе Q она появится в инверсной форме.

На рис. 1.13, б показана схема инвертора, который имеет третье выходное состояние Z, когда выход Q размыкается. В стандартную схему инвертора ТТЛ здесь добавлены инвертор DD1 и диод VD2. Если на вход управления ЕО подать от переключателя S1 напряжение высокого уровня В, выходное напряжение инвертора DD1 станет низким; катод диода VD2 будет в этот момент заземлен. Из-за этого на коллекторе транзистора VT2 окажется почти нулевой потенциал, транзистор проводить ток не сможет, из-за чего и на резисторе R4 будет нуль падения напряжения. Транзисторы VT3 и VT4 при таком распределении потенциалов никакие базовые токи не получают и поэтому оба находятся в режиме отсечки, т. е. оба разомкнуты. Таким образом, выходной провод Q как бы «висит» в воздухе. Микросхема переходит в состояние Z с очень большим выходным сопротивлением. Если на вход ЕО подается разрешающий низкий уровень, инвертор со входом I и выходом V работает как обычно (см. таблицу состояний на рис. 1.13, б).

Логический элемент, имеющий вывод \overline{EO} для перевода выходной цепн в состояние Z, разработан специально для обслуживания проводника шины данных. Если к такому проводнику присоединить много выходов, находящихся в неактивном состоянии Z, то они не будут влиять друг на друга. Никаких сигналов и помех в этом проводнике не будет. Активным, передающим сигнал должен быть лишь один логический элемент, только от его выхода в проводник шины данных будут поступать единицы и нули информации. Таким образом, соединенные вместе выходы не должны быть одновременно активными.

Чтобы сигналом разрешения EO=H (низкий уровень) к проводнику подключился выход только одного логического элемента, перед приходом этой команды следует предусмотреть защитный временной интервал, т. е. переключать входы EO элементов с паузой. Сигналы разрешения, даваемые выходам разных элементов, не должны перекрываться. Недопустимы также импульсы помех на входах EO в момент перемены такого адреса. Чтобы защититься от таких помех, последовательность адресов EO удобно предварительно загрузить в регистрнакопитель (сдвиговый или с параллельным считыванием по тактовому перепаду).

Для генерации последовательности адресов EO удобны регистры ИР8 и ИР11. Для буферного иакопления адресов можно использовать микросхемы TM9 и ИР22. Особенность этих микросхем в том, что их выходные сигиалы нарастают быстрее, чем спадают (от напряжения высокого уровня к низкому). Поскольку выходы размыкаются в состояние Z по команде $\overline{EO} = B$ (высокий уровень), разделение во времени сигналов выбора нужного выхода упрощается.

На рис. 1.14 показаны микросхемы, имеющие выводы разрешения. Микросхема K155ЛП7 (рис. 1.14, a) имеет стробирование по входу \overline{EI} . На рис. 1.14, b дана схема одного канала микросхемы K155ЛП8. Здесь напряжением низкого уровня, поданным иа общий для сигнального входа и выхода вывод разрешения \overline{EIO} , действие входа I инвертора

запрещается, а выход Y переводится в состояние Z. Цоколевка микросхемы $K155Л\Pi8$ показана на рис. 1.14, s, а управляющие сигналы для одного канала сведены в табл. 1.5. Время задержки распространения в этом инверторе 18 нс, наибольшее время перехода в состояние Z 25 нс, время выхода из состояния Z-12 нс. Ток потребления составляет 54 мA, выходной стекающий ток низкого уровня $I_{\rm Bыx}^0$ может достигать 70 мA.




Рис. 1.14. Примеры микросхем с разрешения по входу и выходу: a- по входу (ЛП7); b- по входу и выходу одновременно (один канал ЛП8); b- цоколевка инверторов ЛП8

Микросхемы с шестью буферными элементами, имеющими три вы-

ходных состояния, показаны на рис. 1.15.

Микросхема К155ЛП10 (рис. 1.15, a) отличается от К155ЛН6 (рис. 1.15, δ) неинвертирующими буферными элементами. Логика управления \overline{I} для входов разрешения $\overline{EO1}$ и $\overline{EO2}$ у них одинаковая (см. табл. 1.6). Микросхема К155ЛН6 потребляет ток $I_{\text{пот}} = 77$ мА, время перехода выхода в состояние Z может достигать 35 нс. Микросхема К155ЛП11 (рис. 1.15, θ) имеет раздельные входы разрешения $\overline{EO1}$ и $\overline{EO2}$. При напряжении высокого уровня иа одном из этих входов соответствующая группа выходов размыкается (при $\overline{EO2} = B$ это выходы Y5 и Y6; при $\overline{EO1} = B - Y1 - Y4$).


Таблица 1.5. Состояния буферных элементов микросхемы К155ЛП8


E	Зход	,
ĒΙυ	I	Выход Ÿ
H H B	H B x	H B Z

Таблица 1.6. Состояния в микросхемах К155ЛП10 и К155ЛН6

	Вкод		Выход			
EO1	EO1 EO2		Ү(ЛП10)	Ÿ(ЛH6)		
H H x B	H H B x	H B x x	H B Z Z	B H Z Z		

На рис. 1.16 показаны структурные схемы и цоколевки микросхем, содержащих по восемь буферных элементов с разрешением по выходам. Эти элементы имеют гистерезисиые входные пороги срабатывания (пороги триггера Шмита). Буферные элементы в микросхеме $K531A\Pi3$ — инверторы. Входы команд третьего состояния EO_a и EO_a








Рис. 1.15. Шестиканальные буферные элементы с тремя выходными состояниямн

обслуживают по четыре элемента. Если на входах \overline{EO}_a или \overline{EO}_{B_a} присутствует напряжение высокого уровня, разомкнутся выходы \overline{Y}_a1 — \overline{Y}_a4 и \overline{Y}_B1 — \overline{Y}_B4 соответственно. Состояння выходов этой микросхемы сведены в табл. 1.7.

Микросхема Қ531АП4 (рис. 1,16, б) содержит буферные усилители без инверсии, ее входы разрешения управляются напряжениями противофазных уровией. Выходы четверок элементов перейдут в состояние Z, если на вход \overline{EO}_a подать иапряжение высокого уровня, а на \overline{EO}_a низкого (см. табл. 1.8). Способ организации по четыре канала широко используется сейчас в цифровых микросхемах, поскольку число раз-




Рис. 1.16. Восьмиканальные буферные элементы с тремя выходными состояниями

рядов (бит) в цифровых словах (байтах) микропроцессорных систем обычно кратно четырем: 4, 8, 12 и более бит. Это удобно для организации универсальных шин данных в системах.

В микропроцессорных устройствах в настоящее время широко используют двунаправленные шинные усилители ДНШУ. Если в каждый проводник шины данных ШД установить такой усилитель, то, подав на микросхему команду, можно разрешить передачу данных по шине данных слева направо или наоборот. На рис. 1.17, а приведена схема одного двунаправленного канала усиления, образованного буфериыми элементами DD1.1 и DD1.2. Эти составные части ДНШУ имеют взаимию инверсные входы разрешения передачи данных: ЕО1 для DD1.1 и EO2 для DD1.2. Если на внешний для ДНШУ вход разре-

Таблица 1.7. Состояния в микросхеме К531АП3

	Вх	Выход			
ĒŌ _a	^I a	EO _B	Ів	Ÿ _a	\overline{Y}_{B}
H H B	H B x	H H B	H B x	B H Z	B H Z

Таблица 1.8. Состояния в микросхеме Қ531АП4

	Bx	Выход			
ĒŌ _a	I _A	EO _B	1 _B	Ya	YB
H H B	H B x	B B H	H B x	H B Z	H B Z

шения ЕО подать напряжения низкого уровня, канал будет передавать даниые слева направо через DD1.1 (рис. $1.17, \delta$), поскольку выход нижнего по схеме усилителя DD1.2 разомкнут. При напряжении высокого уровня EO=B входом станет вывод B. Данные можно передавать по проводнику шины данных справа налево через DD1.2 (рис. $1.17, \epsilon$). Выход элемента DD1.1 окажется разомкнутым.

Противофазные входы \overline{EO}_a и \overline{EO}_B микросхемы Қ531АП4 позволяют использовать ее как четыре ДНШУ. Для микросхемы Қ531АП3 между входами \overline{EO}_a и \overline{EO}_B для такого режима потребуется включить инвертор.





Рис. 1.17. Функциональная схема двунаправленного шинного усилителя (а); передача сигнала слева направо (б); передача сигнала справа налево (в)

Микросхема Қ555ИП6 (рис. 1.18, a) содержит четыре ДНШУ с инверсией. В микросхеме Қ155ИП7 (рис. 1.18, δ), аналогичной предыдущей по цоколевке, ДНШУ сигнал не инвертирует. Состояния ДНШУ в этих микросхемах приведены в табл. 1.9. Усилители в микросхемах ИП6 и ИП7 имеют входные пороги как у триггера Шмитта. Недостаток ДНШУ этих микросхем в том, что возможен прием недопустимого и опасного сигнала управления \overline{EO}_a =H и EO_a =B, когда оба усилителя в канале открыты.

Для микросхемы ИП6 ток потребления $I_{\text{пот}}^0 = 28$ мА, если на выходах напряжение низкого уровня и 33 мА, когда все выходы разомкнуты. Для микросхемы ИП7 аналогичные токи равны 40 мА и 43 мА. Время задержки выключения от низкого уровня к разомкнутому состоянию Z составляет 35 нс.

Микросхема К555АП6 (рис. 1.18, θ) содержит восемь ДНШУ с тремя состояниями выходов: два входа разрешения E_{AB} (переключение направления каналов) и \overline{EO} (перевод выхода канала в состояние Z). У микросхемы нет недопустимых сигналов управления (см. табл. 1.10).



Она потребляет ток 90 мА, когда на всех входах присутствует напряжение низкого уровия, и 95 мА, если выходы каналов переведены в разомкнутое состояние Z. Время задержки выключения в состояние Z составляет $30\dots40$ нс.

1.6. СХЕМОТЕХНИКА ЭЛЕМЕНТОВ $\overline{\mathbf{H}}$, $\overline{\mathbf{H}}\overline{\mathbf{H}}\overline{\mathbf{H}}$, $\mathbf{H}/\overline{\mathbf{H}}\overline{\mathbf{H}}\overline{\mathbf{H}}$

Микросхемы ТТЛ построены на биполярных транзисторах, базы которых должны получать насыщающий ток относительно заземленных эмиттеров. Другими словами, на биполярных транзисторах слож-

Таблица 1.9. Состояния ДНШУ в микросхемах К155ИП6 и К155ИП7


•	Bxc			Вь	ход		
	DA(ЭД	И	П6	ИП7		
	EO _a	ĒŌ _B	Ап	вп	Aπ	Вп	
	Н	Н	Вход	$B=\overline{A}$	Вход	В=А	
	В	Н	Z	Z	Z	Z	
	Н	В	Недог	устимо	Недог	т устим о	
	В	В	$A=\overline{B}$	Вход	A=B	Вход	

Таблица 1.10. Состояния ДНШУ в микросхеме К555АП6

Вход		Выход		
EŌ	E _{AB}	Α _π	Вп	
Н	Н	А=В	Вход	
Н	В	Вход	B=A	
В	x	Z	Z	

но спроектировать схему логического элемента, где транзисторы включены последовательно, столбиком (сравните с включением полевых транзисторов, см. рис. 2.8, а), которые управляются не входным током, а входными напряжениями. Эта схемотехническая особеиность усложняет логический элемент ИЛИ.

Чтобы в определенной последовательности изучать схемотехнику элементов ТТЛ, составим таблицу функций И, И, ИЛИ, ИЛИ. Простейший вариант здесь — функции двух логических входов А и В. Каждая перемениая А и В на рис. 1.19 моделируется электронным ключом, который можно замкнуть или разомкнуть. Если ключи соединить параллельно, получим логику ИЛИ, так как ток в цепи появится,



Входные переменные		Выходная функция				
A	В	И	Й	или	ИЛИ	
0	0	0	1	0	1	
0	1.	0	1	1	0	
1	0	0	7	1	0	
1	1	1	0	1	0	
События: Электрические уровни: 0 1 0 0						
β)						

Рис. 1.19. Двухвходовые логические элементы \mathcal{U} (a), ИЛИ (б) и таблица их состояний (в)

когда замкнут или ключ A, или ключ B. Когда ключи соединены последовательно, столбиком, они работают по логике И: ток в цепи появится,

если замкнуты оба контакта: и А, и В.

Если активными входными сигналами считать замыкание ключей A и B и назвать это событие логической 1, последовательно перебирая состояния этих ключей, можем составить таблицу входных и выходных даиных как для элементов И, так и для элемента ИЛИ (рис. 1.19, в). На выходах этих элементов логическая 1 соответствует напряжению высокого уровня B, а логический 0— низкого Н. Нетрудно видеть, что при последовательном соединении ключей А и В (рис. 1.19, а), напряжение высокого (т. е, единичного) уровня появится на выходе И, если будут одновременно замкнуты ключи А и В. При параллельном соединении (рис. 1.19, б) напряжение высокого уровня будет на выходе ИЛИ, когда замкнут хотя бы один из ключей А или В. В таблице состояний, приведенной на рис. 1.19, в, имеются также колонки ннверсных данных И и ИЛИ, необходимые для последующего анализа работы электронных ключей.

Рассмотрим способы реализации логических операций \overline{M} и $\overline{M}\overline{M}\overline{M}$ иа инверторах ТТЛ. На рис. 1.20, a показана принципиальная схема двухвходового ннвертора. Поочередно подавая от управляющих переключателей S1 и S2 на входы A и B напряжение высокого B и низкого H электрических уровней, составляем таблицу выходных уровней отого инвертора. Результирующая таблица показана на рис. 1.20, b0. Напряжение низкого уровня H появляется на выходе Q, когда на обоих входах A и B присутствует высокое напряжение (в данном случае это напряжение источника питания $U_{\pi,n}$).

Покажем, что схема на рис. 1.20, a может служить двухвходовым инвертором с логикой как \overline{H} , так и \overline{H} и. Если в таблице, представленной на рис. 1.20, b, уровень В считать логической \overline{H} , уровень \overline{H} — логическим \overline{H} , то инвертор будет работать как элемент \overline{H} . Действительно, в таблице состояний на рис. 1.20, b столбец выходиых данных обозначен как \overline{H} , потому что. он идентичен четвертому столбцу \overline{H} таблицы на рис. 1.19, b. Аналогично, если назвать уровень \overline{H} логическим \overline{H} , исходный инвертор, но с обозначением \overline{H} (рис. 1.20, b), будет иметь таблицу состояний, приведенную на рис. 1.20, b. На рис. 1.20, b0, b1, b2 эта таблица переписана по форме, аналогичной рис. 1.20, b2. Столбец выходиых данных \overline{H} 1 здесь идентичен шестому столбцу таблицы (рис. 1.19, b3).

Отметим, что для исходной схемы (рис. 1.20, a) активный, т.е. включающий, уровень напряжения— низкий, поэтому инвертор \overline{M} работает с активным логическим 0, а инвертор $\overline{M}\overline{M}$ — с активной 1. Таким образом, переименовывая высокий и низкий уровни напряжения, можем работать с инвертором ТТЛ как с двухвходовым элементом \overline{M} либо $\overline{M}\overline{M}$.

В большинстве таблиц логических состояний микросхем, описываемых в этой книге, для исключения разночтений и удобства пользования осциллографом указаны последовательности входных и выходных иапряжений высокого и низкого уровней.

Принципиальная схема двухвходового логического элемента $\overline{U}\overline{J}\overline{U}$, работающего с активными низкими уровнями, была разработана позднее, чем схема элемента \overline{U} . При этом в элементе TTJ использовали не




Рис. 1.20. Логические состояния двухвходового элемента ТТЛ:

a— схема управления по входам A и B; b— таблица входных н выходных электрических уровией (Н — низкий; В — высокий); b— управление элементом \overline{U} ; c— таблица состояний \overline{U} ; d— управление элементом \overline{U} Л \overline{U} ; d— варианты таблиць состояний \overline{U} Л \overline{U}

один, а два двухвходовых многоэмиттерных транзистора и параллельное соединение двух транзисторов в каскаде фазорасщепления. Предварительно изучим работу менее сложного двухвходового инвертора РТЛ. На рис. 1.21, а показана схема двухвходового инвертора РТЛ, который работает с активиым напряжением высокого уровня (B=1, H=0). К сигнальным входам А и В присоединены управляющие переключатели S1 и S2. Если движки S1 и S2 находятся в положении В, транзисторы VT1 и VT2 получают базовый ток и поэтому насыщены, т. е. замкнуты. На выходе элемента Q будет напряжение низкого уровня $U_{K3} \ll 0.3$ В.

Выходное напряжение высокого уровня В появится на выходе Q только тогда, когда оба транзистора VT1 и VT2 базового тока не получат и перейдут поэтому в состояние отсечки, т.е. будут разомкнуты (см. табл. на рис. 1.21, б). Для перехода в этот режим движки пережиючателей S1 и S2 надо перевести в состояние H=0 (подать $U_{\text{вх}}$ =0). Согласно шестому столбиу таблицы (рис. 1.19, θ) элемент РТЛ работает как двухвходовой элемент ИЛИ.

На схеме рис. 1.21, в на входах элемента РТЛ базовые резисторы заменены транзисторами VT1 и VT4. Напомним, что каскад, рассмотренный ранее (рис. 1.3, а), работает без инверсии. Поэтому таблица выходных состояний, приведениая на рис. 1.21, в, верна для схемы на рис. 1.21, в. Для завершения схемы логического элемента ТТЛ ИЛИ на рис.




Рис. 1.21. Двухвходовые ключи \overline{UJIU} высокоуровневой логики: a — двухтранзисторный РТЛ; b — таблица состояний \overline{UJIU} ; b — двухвходовой элемент ТТЛ \overline{UJIU} ; c — управление элементом \overline{UJIU} ; d — его таблица состояний

1.21, σ добавлен обычный оконечный каскад с транэнстором-повторителем VT5 н ключевым транэнстором VT6. Условное обозначение элемента \overline{WJM} показано на рис. 1.21, σ . На рис. 1.21, σ дана таблица состояний для двухвходового элемента \overline{TTJ} \overline{WJM} .

В схемотехнике ТТЛ часто используют сложные логические элементы $U/\overline{U}\overline{J}\overline{M}$. Для этого у каждого из многоэмиттерных траизисторов VT1 и VT4 делают несколько входов. На рис. 1.22, а показан четырехвходовой элемент $U/\overline{U}\overline{J}\overline{M}$ (точнее 2×2 , т. е. две пары по два входа U). Здесь логическая 1 соответствует иапряжению высокого уровня. Развернутая структурная схема элемента $U/\overline{U}\overline{J}\overline{M}$, представленная на рис. 1.22, z, содержит два двухвходовых элемента U (на-




Рис. 1.22. Комбинированный элемент И/ЙЛЙ:

a — принципиальная схема; b — многоэмиттерный траизистор; b — таблица его состояний; c, ∂ — функциональные обозначения элемента M/\overline{MJM}

помним, что многоэмиттерные транзисторы VT1 н VT4 логические уровни ие инвертируют, рис. $1.22, \delta-e$), а также двухвходовой элемент \overline{MJM} (это траизисторы-фазорасширители VT2 и VT3). Структурная схема на рис. 1.22, e составлена из трех логических элементов. Совмещенное начертание элемента M/\overline{MJM} показано на рис. 1.22, e. Элементы M/MJM выпускают в виде самостоятельных микросхем, их можно встретить в составе более сложных структур — коммутаторов цифровых сигналов,

1.7. МИКРОСХЕМЫ ТТЛ: И, $\vec{\mathrm{M}}$, И/ $\vec{\mathrm{M}}$ Л $\vec{\mathrm{M}}$, РАСШИРИТЕЛИ

Среди простых микросхем ТТЛ преобладают приборы с логикой И, И. Число микросхем, выполняющих логическую операцию ИЛИ, существенно меньше. Микросхемы И (без инверсии) представлены в табл. 1.11. Они различаются по числу логических элементов (от двух до четырех) и по числу входов каждого из них. Цоколевки этих микросхем показаиы на рис. 1.23. Микросхемы ЛИ4 и ЛИ5 имеют выходы с открытым коллектором (см. рис. 1.25).

Для микросхем серий Қ555 время задержки распространения




Рис. 1.23. Микросхемы И

Таблица 1.11. Микросхемы ТТЛ И (без инверсии)

		Номер микросхемы										
Серия	Обозначение	1	2	3	4	5	6					
K155 K555 KM555 K531 KP1531	. ЛИ	+++++++++++++++++++++++++++++++++++++++	+	+++	+++	+	++					
74	_	08	09	11	15	75 451	21					

 $t_{3\pi,p}$ не превышает 20 нс, для серии K155 $t_{3\pi,p}^{0,1}$ составляет 27 нс, $t_{3\pi,p}^{1,0}=19$ нс. Для микросхемы K531ЛИЗ $t_{3\pi,p}$ не превышает 7,5 нс. Выходной стекающий ток $I_{\rm BMX}^0$ для микросхем И серии K155 равен 16 мА, для K531ЛИЗ 20 мА, для серии K555 8 мА. Микросхема K155ЛИ1 потребляет ток $I_{\rm not}^{0}=33$ мА (вармант K555ЛИ1—9 мА), если на всех входах присутствует напряжение ннзкого уровня. В аналогичном режиме ток потребления для K155ЛИЗ составляет 20, а для K555ЛИЗ 6,6 мА. Для K555ЛИ4 ток $I_{\rm not}^0=6$,6 мА, для K555ЛИ5 4,4 мА. Для каждой из этих микросхем $I_{\rm not}^1=1$,6 $I_{\rm not}^0$.

Номенклатура микросхем \overline{H} изображена в табл. 1.12, параметры их сведены в табл. 1.13. Цоколевки микросхем ТТЛ \overline{H} показаны на рис. 1.24. Следует отметить, что микросхема К531ЛА16 (рис. 1.24, ж)




Рис. 1.24. Микросхемы И

может передавать данные в линию с сопротивлением 50 Ом. Микросхема K531ЛА19 (рис. 1.24, 3) представляет собой 12-входовой инвертор И, снабженный выводом \overline{EO} для разрещения по выходу. В табл. 1.14 перечислены состояния микросхемы ЛА19. Данные появятся на ее выходе, если на входе \overline{EO} подано активное напряжение низкого уровня. Выход данных перейдет в разомкнутое состояние Z, если на вход \overline{EO} подается напряжение высокого уровня. Во время состояния Z микросхема потребляет ток $I_{\text{пот}}^Z = 25$ мА. Время задержки перехода выхода к разомкнутому состоянию $t_{\text{зд}}^{1.Z} = 16$ нс (от напряжения высокого уровня), аналогичное время размыкания от напряжения низкого выходного уровня $t_{\text{зд}}^{0.Z} = 12$ нс при условии, что выход нагружей на емкость 15 пФ.

Таблица 1.12. Микросхемы ТТЛ И

_	Обо-]	Номер микросхемы												
Серия	значе- ние	1	2	3	4	6	7	8	9	10	11	12	13	16	19
K155 KM155 K555 KM555 K531 KP1533 KP1531	ЛА	++++++	+++++++++++++++++++++++++++++++++++++++	++++++	+++++++++++++++++++++++++++++++++++++++	+++	++++++	+++	+++++++++++++++++++++++++++++++++++++++	+++	+	+++	+ +++	+	+
74	_	20	30	00	10	40	22	01	03	12	26	37	38	140	134

Особо следует упомянуть о группе микросхем, логические элементы которых имеют выходы с открытым коллектором (ОК). Схема элемента с ОК показана на рис. 1.25, а. Для формирования выходного перепада напряжения к выходу элемента с ОК требуется присоеднить внешний нагрузочный резистор $R_{\rm H}$. Микросхемы ТТЛ с ОК применяются для обслуживания сегментов индикаторов, зажигания ламп накаливания, светодиодов. На рис. 1.25, б к выходу элемента с ОК подключена лампа накаливания с током горення примерно 20 мА, а на рис. 1.25, в показано подключение светодиода. Отметим, что при необходимости в схемах (рис. 1.25, б, в) можно использовать обычный элемеит ТТЛ с двухтактным выходом.

Для некоторых микросхем с ОК нагрузку можно подключать к более высоковольтному источнику питания (рис. 1.25, г). Такое включение необходимо для зажигания газоразрядных и электролюминесцентных индикаторов. Выходы с ОК используют для обслуживания обмоток

электромеханических устройств.

Выходы нескольких элементов с ОК можно присоединять к общей нагрузке $R_{\rm H}$. Соединение, показанное на рис. 1.25, ∂ , позволяет реализовать логическую функцию И. Действительно, в точке объединения сигналов от выходов Q1 и Q2 напряжение высокого уровня (логиче-

Таблица 1.13. Параметры микросхем ТТЛ И

		ЛА1		ЛА2		ЛАЗ		ЛА4			.ЛА6*		ЛА7**			
Параметр	Рисунок	K155	K555	K531	K155	K555	K155	K555	K531	K155	K555	K531	1(155	F 555	K555	K531
$I_{\text{вых}}^0$, мА	Рис. 1.4, 6	16	8	20	16	8	16	8	20	16	8	20	48	24	8	20
$I_{n_{O}\tau}^1$, MA	Рис. 1.4, 6	4	0,8	8	2	0,5	8	1,6	16	6	1,2	12	8	1	0,8	6,6
$\mathbf{I}_{\mathtt{nor}}^{0}$, м \mathbf{A}	Рис. 1.4, в	11	2,2	18	6	1,1	12	4,4	36	16,5	3,3	27	27	6	2,2	18
t ^{0,1} зд, р	Рис. 1.5, 6	22	15	4,5	22	15	22	15	4,5	22	15	4,5	22	24	32	7,5
t ^{1,0} в	Рис. 1.5, б	15	15	5	15	20	15	15	5	15	15	5	15	24	28	7

Окончание

		ЛА8*	JI,	A9*	JIA	A10*	Л	A11		ЛА12		J	IA13**	*	ЛА16	ЛА19
Параметр	Рисунок	K155	K555	K531	K155	K555	K155	K555	K155	K555	K531	K155	K555	K531	K531	K531
$I_{\text{вых}}^0$, мА	Рис. 1.4, 6	16	8	20	16	8	16	8	48	24	60	48	24	60	60	20
$I_{\text{пот}}^1$, мА	Рнс. 1.4, б	6	1,6	13,2	6	1,4	8	1,6	15,5	2	36	8,5	2	36	18	5
\mathbf{I}_{nor}^0 , MA	Рис. 1.4, в	22	4,4	36	16,5	3,3	22	4,4	54	12	80	54	12	80	44	10
$\mathfrak{t}^{0.1}_{зд, p}$	Рис. 1.5, 6	45	32	7,5	45	32	24	32	22	24	6,5	22	32	6,5	6,5	6
t ^{1,0} зд, р	Puc. 1.5, 6	15	28	7	15	28	17	28	15	24	6,5	18	28	6,5	6,5	7

^{*} Выходы с открытыми коллекторами.
** Буферная микросхема.
*** Буферная микросхема, выходы с открытыми коллекторами.

ская 1) появится лишь в случае $Q_1 = Q_2 = 1$. Чтобы оно появилось, оба

выходных транзистора должны быть разомкнуты.

Третий столбец таблицы состояний (рис. 1.25, e) соответствует функции И (см. рис. 1.19, e). Такую функцию часто называют «монтажное И», «проволочное И».

Если в точке «монтажное И» соединены п₁ выходов и п₂ входов,

номинал резистора $R_{\rm H}$ (рис. 1.25, д) следует выбрать в пределах:

$$R_{MHH} = (U_{H-H-MAKC} - U_{Bbix}^{0})/(I_{Bbix}^{0} - n_{2}I_{Bx}^{0}), \qquad (1.3)$$

$$R_{MARC} = (U_{II.II.MH} - U_{Bbix}^{1})/(n_{1}I_{Bbix}^{1} + n_{2}I_{Bx}^{1}).$$
(1.4)

Значения входных и выходных токов для расчета пределов $R_{\rm H}$ по уравнениям (1.3) и (1.4) можно взять из табл. 1.2. Минимальное время ${\bf t^{0,1}}$ положительного перепада при выключенни (положительный перепад




Рис. 1.25. Схемы логических элементов с ОК

не будет затянут) получится, если взять миннмальное сопротивление R_H . Схему (рис. 1.25, ∂) часто используют для расширения (точнсе,

Таблица' 1.14. Состояния в микросхеме И К531ЛА19

Bxc	д	Выход
D)D11	Ē.O	()
В В	Н	Н
В. , Н	Н	В
(один Н) хх	В	Z
		1 -

о используют для расширения (точнее, наращивания, увеличения) числа входов логического элемента. Элемент, например, с двадцатью входами И не выпускают, так как это специальный, редко применяемый элемент. Разработчик его может сделать самостоятельно двумя способами: с помощью специальных микросхем-расширителей либо элементов с ОК.

Двухтактные выходы ТТЛ нельзя соедниять параллельно, если элементы расположены не на одном кристалле. На рис. 1.26, а пока-

зано неправильное соединение двух выходов ТТЛ, представляющее реальную опасность перегрузки током короткого замыкания верхнего выходного транзистора VT1 из элемента DD1. Транзистор — эмиттерный повторитель не рассчитывается на большое значение вытекающего тока $I_{\kappa,3}$. Аварийная ситуация возможна, когда на выходе Q1 присутствует напряжение высокого уровня, а иа выходе Q2 — низкого.

Многовходовые составные логические элементы с ОК и общим сопротивлением нагрузки $R_{\rm H}$ реализуются наиболее просто, однако они ие позволяют получить предельное быстродействие. Предпочтителен способ увеличения числа входов с помощью специальной микросхемырасширителя, имеющей вспомогательные выводы коллектора и эмитте-




Рис. 1.26. Построение расширителя (наращивателя) входов

Таблица 1.15. Микросхемы ТТЛ ИЛИ

		Номер микросхемы									
Серия	Обозначение	1	2	3	4	5	6	7			
K155 KM155 K555 KM555 K531 KP531	ЛЕ	+++++	+	++	++++	- -	+	+			
74	_	02	23	25	27	28	128	260			




Рис. 1.27. Микросхемы ИЛИ

Таблица 1.16. Параметры микросхем ИЛИ

			JILI		J1122	JIEG.		10.4
Параметр	Рисунок	K155	K555	K531	K155	K155	K155	K555
1 ⁰ _{вых} , мА	Рис. 1.4, б	16	8	20	16	16	16	8
$I_{n \text{ ot}}^1$, MA	Рис. 1.4, б	16	3,2	29	16	16	16	4
$I_{no\tau}^0$, мА	Рис. 1.4, в	27	5,4	45	19	19	26	6,8
$t_{3 \text{ д,p}}^{0,1}$, нс	Рис. 1.5, б	15	15	5,5	22	22	15	15
t ^{1,0} _{зд,р} , нс	Рис. 1.5, б	15	15	5,5	15	15	11	15
			ł					
	1	1	ļ	<u> </u>	1			
]	!	<u> </u>	1		Окол	нчание
		ле5	**]	I IE6**	ле7		Окол ллі*	
Параметр	Рнсунов	ле5 91У		1E6**	ле7	K155		
Параметр $I^0_{ m Bblx}, \ { m MA}$	Рнсунов Рис. 1.4, б					K155	ллі*	**
	,	K155		K155	K531	'	ЛЛ1*	** IESN 20
I ⁰ _{Bhx} , MA	Рис. 1.4, б	99134		191 148	1E93) 20	16	ллі* (222 8	20 32

| лЕ2* | лЕ3* |

ЛЕ4

ЛЕ1

t1,0 зд,р, нс

ра транзистора-фазорасщепителя VT2 (рис. 1.26, б). Одноименные вспомогательные выводы К и Э нескольких таких элементов можио объединить (рис. 1.26, в). Параллельное соединение дает функцию ИЛИ (говорят, «Расширенне по ИЛИ»; сравните рис. 1.26, в и рис. 1.22, а).

Как указывалось ранее, функцию ИЛИ можно реализовать либо с помощью простейшего элемента ТТЛ (рис. 1.20, а), переименовав его логические уровни (такой способ непрактичен) либо применив цнальную микросхему \overline{UJIU} (рис. 1.21, в). На рис. 1.27, а дана соответствующая рис. 1.21, в принципиальная схема реального логического

^{*} Со входами разрешения.

^{**} Буферные микросхемы.

^{***} Без инверсии.

Таблица 1.17. Микросхемы ТТЛ И/ИЛИ

	Обозна-		Номер микросхемы									
Серия	чение	1	3	4	9	10	11	13				
K155 KM155	ЛР.	++	++	+								
K555 KM555 K531 KP1533			+	+	+	+	++++	+				
74	-	50	53	55	64	65	51	54				

Таблица 1.18. Параметры микросхем ТТЛ И/ИЛИ

		ЛР1*	Л	93*	Л	04*	лР9	ЛР10**
Параметр	Рисунок	K155	K155	K555	K155	K555	K531	K531
$I_{\scriptscriptstyle { m BbiX}}^0$, м A	Рнс. 1.4, 6	16	16	8	16	8	20	20
I_{not}^1 , MA	Рнс. 1.4, 6	8	8	1,6	6	0,8	12,5	11
I_{not}^0 , MA	Рис. 1.4, в	14	9,5	2	12	1,3	16	16
$\mathfrak{t}^{0,1}_{\mathfrak{3}Д,\mathrm{p}}$, нс	Рис. 1.5, 6	22	22	20	22	20	5,5	7,5
t ^{1,0} _{зд,р} , нс	Рис. 1.5, 6	15	15	20	15	20	5,5	8,5
		-						

^{*} Со входами расширения.

элемента $\overline{U}\overline{J}\overline{U}$ из состава микросхем Қ155 \overline{J} Е5 и Қ155 \overline{J} Е6. (Здесь напряжение низкого уровня соответствует логическому нулю, как в приводимых ранее схемах \overline{U} .)

В табл. 1.15 дана номенклатура микросхем ТТЛ ИЛИ. Принципнальная схема одного элемента приведена на рис. 1.27, а, цоколевки микросхем ТТЛ показаны на рис. 1.27, б—ж. Микросхемы ЛЛ1 выпускают в вариантах К155, К555 и КР1531. Они содержат четыре двухвходовых элемента ИЛИ без инверсии (рис. 1.27, з). Электрические параметры этих микросхем сведены в табл. 1.16. Микросхемы К155ЛЕ2 и К155ЛЕ3 (рис. 1.27, в—д) имеют для каждого четырех-

^{**} Выходы с открытыми коллекторами.

входового элемента вход разрешения ЕІ. Схема элемента ИЛИ со входом ЕІ показана на рис. 1.27, г. Это один элемент из микросхемы К155ЛЕ2, имеющей, кроме того, выводы расширения числа входов Р и Р. Среди микросхем ИЛИ имеются две буферные, с умощиенными выходами: К155ЛЕ5 и К155ЛЕ6. Для них допустим ток нагрузки выхода до 70 мА.





Рис. 1.28. Микросхемы И/ИЛИ

Микросхемы, выполняющие сложную логическую функцию $U/\overline{U}\overline{J}\overline{U}$ (рис. 1.22, z— ∂), имеют обозначение JP. Номенклатура этих микросхем представлена в табл. 1.17, параметры в табл. 1.18, а цоколевки их показаны на рис. 1.28. Отметим, что в микросхемах K155JP1, K155JP3 и K155JP4 элемент $\overline{U}\overline{J}\overline{U}$ имеет выходы коллектора и эмиттера K и Э. Их используют, как показано на рис. 1.26, δ , δ , для наращивания (расширения) числа входов. Микросхема K531JP10 имеет выход с OK.






Рис. 1.29. Специальные расширители

На рис. 1.29, а показаны цоколевки двух специальных расширителей. Микросхема К155ЛД1 (рис. 1.29, а) содержит два четырехвходовых элемента (входы $A1\dots D1$ и $A2\dots D2$), у которых сделаны выходы от коллекторов и эмиттеров К1, Э1 и К2, Э2. У микросхемы К155ЛД3 аналогичные выводы К и Э имеет восьмивходовой элемент (рис. 1.29, 6, входы $A\dots H$).

1.8. АВТОГЕНЕРАТОРЫ НА ЭЛЕМЕНТАХ ТТЛ

С помощью элементов ТТЛ (буферных, И, ИЛИ) можно проектировать автогенераторы, у которых выходная частота колебаний превышает 30 МГц. Чтобы автогенератор быстро возбуждался и работал устойчиво во всем диапазоне внешних воздействий, лежащая в его основе усилительная линейка должна быть неинвертирующей с большим коэффициентом усиления K_U , который по возможности следует стабилизировать.

Простейший автогенератор получается из двух инверторов, но при этом значение K_U невелико. Удобнее включить три или четыре элемента из микросхемы. Из рис. 1.30, а показана схема автогенератора, в которой положительная обратная связь через конденсатор охватывает два элемента DD1.1 н DD1.2, причем DD1.1 выведен в линейный, усилительный режим с помощью резистора отрицательной обратной связи R1=220 Ом. Элемент DD1.3 применяется здесь как буферный, чтобы уменьшить влияния нагрузки на частоту автогенератора. Частота автогенерации F=1/3 (R1C1).




Рис. 1.30. Автогенераторы на цифровых микросхемах ТТЛ:

a — простейший мультивибратор; δ — кварцевый мультивибратор; ϵ — мультивибратор с разрешением по выходу; ϵ — инвертирующий усилительный каскад; ∂_{ϵ} ϵ — мультивибраторы с повышенной стабильностью; κ — Тенератор с переменной скважностью

На рис. 1.30, б дана аналогичная схема кварцованного автогенератора. Мультивибратор (рис. 1.30, в) снабжен выводом разрешения выходных сигналов \overline{EO} (рис. 1.30, в). Элементы DD1.3 и DD1.4 образуют RS-триггер. В таком применении его называют защелкой. Если на вход \overline{EO} подать напряжение низкого уровня, вход 10 элемента DD1.3 получит напряжение высокого уровня и генерация в линейке DD1.1—DD1.3 будет разрешена. Генерация прекратнтся, когда на вход \overline{EO} поступит напряжение высокого уровня (тогда на входе 10 элемента DD1.3 будет пизкий потенциал). На выходе генератора появится напряжение высокого уровня.

Как основу для автогенератора с повышениой стабильностью удобно выбрать инвертирующий усилительный каскад с отрицательной обратиой связью через резистор R_{oc} (рис. 1.30, a). Здесь коэффициент усиления $K_U^* = U_{\text{вых}}/U_c \approx -R_{oc}/R_c$. Надо учитывать, что собствениое усиление цифрового инвертора K_U ие превышает 20, что весьма далеко от усиления идеального операционного усилителя. В схеме на рис. 1.30, d использовано два таких инвертора с $K_U^* = 2(560/220) < 5.5$. Здесь приемкости C1 = 1000 пФ частота F = 500 к Γ ц. Аналогичные инверторы при-




Рис. 1.31. Автогенератор с буферным элементом (a), с парафазными выходами (δ, θ) , с колебательным контуром (z)

менены в кварцевом автогенераторе с пьезоэлектрическим резонатором ZQ1 (рис. 1.30, e). Регулируемая иелинейная отрицательная обратная связь через диод VD1 (рис. 1.30, m) позволяет построить мультивибра-

тор с переменной скважностью импульсов.


На рис. 1.31, а показана схема кварцевого автогенератора с буферным выходным логическим элементом DD1.3. На цифровых инверторах удобио выполнять симметричные мультивибраторы, которые генерируют парафазиые выходные последовательности. Автогенераторы на рис. 1.31, б, в различаются способом подключения времязадающих коиденсаторов и резисторов. Выходная частота автогенератора по схеме рис. 1.31, б составляет 2 МГц при C1=C2=100 пФ. Если в автогенераторе на рис. 1.31, в устаиовлены конденсаторы C1=C2=200 пФ, его выходная частота будет 1 МГц. Выходную частоту можно установить от 1 Гц до 10 МГц, если емкости кондеисаторов выбрать в пределах 50 мкФ...10 пФ.

Схема автогенератора с колебательным контуром показана на рис.

1.31, ε . Частота автогенерации здесь определяется по формуле $F==1/(2\pi\,\sqrt{LC_{\rm s}})$, причем эквнвалентная емкость $C_{\rm s}$ соответствует параллельному включению коиденсаторов C1 и C2, т. е. $C_{\rm s}=C_1C_2/(C_1+C_2)$. Достоинством такого автогенератора является использование в нем всего одного инвертора.

1.9. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ — ТРИГГЕРЫ ШМИТТА

При входном импульсном сигнале с пологими фронтом и срезом импульс на выходе формирующего логического элемента также не будет прямоугольным, поскольку иекоторое время ключевая схема будет находиться в усилительном режиме (напомним, для инвертора ТТЛ $K_U \approx 20$). Кроме того, на фронте и срезе выходного импульса будут присутствовать усиленные помехи, поступившие в «усилитель» из провода



питания. Импульс с зашумлениыми н несформированными фронтом и срезом непригоден для переключения тактовых входов триггеров, ре-

гистров, счетчиков.

Повышение К_U формирователя до 1000 раз и более за счет последовательного включения нескольких буферных элементов не дает точной привязки момента переключения к определенному пороговому уровню входного импульса. В таких случаях используют так называемую схему триггера Шмитта, состоящую из двухкаскадного усилителя (в оригинале автор использовал двойной триод), охваченного слабой положительной обратной связью. Триггеры Шмитта оказались незаменимыми и в интегральной схемотехнике как в аналоговой, так и в цифровой.

Логические элементы со свойствами триггера Шмитта (рис. 1.32, а) имеют внутреннюю положительную обратную связь, глубина которой подобрана так, чтобы получить передаточную характеристику со зна-

чительным гистерезисом. Выходной сигнал логического элемента Шмитта имеет крутые импульсные перепады, длительность которых не зависит от скорости нарастания или спада входного сигнада. Импульсные перепады по времени соответствуют моментам, когда входной сигнал превышает напряжение срабатывания U_{cpb} и становится меньше, чем напряжение отпускания Цоти.

Передаточная характеристика обычного элемента ТТЛ имеет входной порог Uпор = 1.3 В. Передаточная характеристика элемента Шмитта двухпороговая, она показана на рис. 1.32. б. а временная — на рис. 1.32, в. Если входное напряжение такого логического элемента $U_{nx} = 0$ (точка А), то выходиое напряжение U_{вых}=2.4 В (напряжение высокого

Таблица 1.19. Микросхемы (логические элементытриггеры Шмитта)

Серия	Обо- значе-	Mi	Номе кросх			
	ние	1	2	3		
K155 KM155 K555 KM555 K531	ТЛ	++	++	+		
74	_	13	14	132		

логического уровня ТТЛ). При повышении Uвх до 1.7 В выходной сигиал скачком уменьшается (переходит от точки Б к В, где $U_{BMX} \le 0.3$ В, т. е. напряжение низкого уровня ТТЛ). В этот момеит входное, напряжение становится равиым напряжению срабатывания $U_{ex} = U_{cpo} = 1.7 B.$

Если входное напряжение теперь постепенно уменьшать (от точки Г), то при U_{вх}=0.9 В выходное напряжение скачком перейдет от низкого уровня к высокому (линия Д-Е). Это напряжение порога отпускания U_{оти}. При дальиейшем U_{вх} до нуля возвращаемся в точку А передаточной характеристики. Таким образом. логический элемент. триггера построенный на основе Шмитта, нмеет пороги срабатывания и отпускания, между которыми существует зона гистерезиса

 $U_{cnn}-U_{orn}=800$ мВ. Эта зона симметрична относительно порогового

напряжения обычного элемента ТТЛ, т. е. 1,3 В (± 400 мВ).

Микросхемы, содержащие логические элементы со свойствами триггера Шмитта, приведены в табл. 1.19. В микросхеме К155ТЛ1 (рис. 1.32, а) содержится два логических четырехвходовых элемента И с порогом Шмитта. Если для приема сигналов используется лишь один из входов этого логического элемента, остальные три следует подключить к положительному полюсу источника питания.

Для микросхемы К155ТЛ1 время задержки распространения можио определить по временной диаграмме на рис. 1.32, s, где $t_{\rm an.n}^{1,0}=27$ нс (для варианта LS 22 нс), а $t_{\text{сд, p}}^{0.1} = 22$ нс (для LS 27 нс). Средний пороговый уровень для микросхемы с порогом Шмитта в исполнении LS $U_{\text{non}} = 1.5 \text{ B}.$

Номинальными считаются элементы нагрузки: $C_H = 15$ пФ, $R_H =$ $=400~\rm{OM}$ (для серии K155). Для исполнения LS $C_{\rm H}=15~\rm{n}\Phi$ и $R_{\rm H}=2~\rm{k}\rm{OM}$.

В устройствах формирования сигналов, где требуется запас помехоустойчивости, удобно использовать микросхемы с обозначением ТЛ2, каждая из которых содержит шесть инвертирующих усилителей с порогом Шмитта (рис. 1.33, \hat{a}). У каждого инвертора микросхемы K155TЛ2переключательная характеристика идентична показанной на рис. 1.32, б. У элементов микросхемы К555ТЛ2 выходная амплитуда больше (см.

рис. 1.33, б). Для обоих вариантов микросхемы ТЛ2 $t_{3\mathcal{A},p}^{1,0} = t_{3\mathcal{A},p}^{0,1}$ и не превышает 22 ис.

Микросхемы с обозначением ТЛЗ имеют по четыре двухвходовых элемента И с гистерезисной передаточной характеристикой триггера Шмитта (рис. 1.33, в).




Рис. 1.33. Триггеры Шмитта в микросхемах К155ТЛ2 и К155ТЛ3

По основиым электрическим параметрам, включая переключательную характеристику, микросхемы — триггеры Шмитта серии К155 (ТЛ1, ТЛ2, ТЛ3) аналогичны. При входном напряжении инзкого уровия ток потребления для них равен 24 мА, при иапряжении высокого уровня — 40 мА.

1.10. ИСКЛЮЧАЮШЕЕ ИЛИ

Логический элемент исключающее ИЛИ применяется как сумматор по модулю 2 или используется для задерживания цифрового импульса. Его часто включают как фазовый компаратор, определяющий момент равенства частот и фаз двух цифровых последовательностей. Среди прочих устройств с помощью элементов исключающее ИЛИ часто проектируют генераторы строго сфазированных мпогофазных последовательностей (например, трехфазных напряжений питания микроэлектродвигателей).

На практике наиболее часто используют двухвходовые элементы исключающее ИЛИ и исключающее $\overline{ИЛИ}$. На рис. 1.34, a показан символ элемента без инверсии и его таблица состояний. Выходной сигиал элемента соответствует логическому уравнению $Q=A\oplus B=A\overline{B}+B\overline{A}$. Здесь \oplus — символ суммирования по модулю 2. Нижняя и верхняя строки таблицы (рис. 1.34, a) отображают эквивалентность входных уровней, т. е. A=B=0 (в верхней строке) и A=B=1 (в нижней). В случае A=B=0 выходной сигнал Q=0 (это естественный, так называемый тривиальный ноль). Когда A=B=1 выходной сигнал Q также равен нулю, хотя на двух входах A и B присутствуют единицы. Если добавить к элементу исключающее ИЛИ двухвходовой элемент И, который будет служить формирователем единицы старшего разряда (по-другому, генератором переноса; он образует выход C), то получится двухразрядный полусумматор. Схема полусумматора показана на рис. 1.34, 6. Она

дает при A=B=1 результат Q=0 (это младший разряд суммы) и C=1 (старший разряд, здесь он называется единицей переноса). В итоге на обоих выходах полусумматора появляется двухразрядное двоичное выходное слово: A+B=1+1=10. Его десятичный эквивалент 1+1=2.

В таблице состояний на рис. 1.34, а последняя колонка соответствует элементу исключающее ИЛИ с инверсией. На рис. 1.34, в показано расположение элементов исключающее ИЛИ в микросхемах К155ЛП5, К555ЛП5, К531ЛП5, а также в К555ЛЛ3, имеющей выходы с открытым коллектором. На рес. 1.34, г дана таблица состояний для одиого элемента каждой из этих микросхем. Микросхема К555ЛЛ3 имеет ток

Bx	00	Выход	Выход		
А	В	Q	Q	A = 1 - Q	$A \longrightarrow Q = A\overline{B} + \overline{A}B$
0	0	D	1	8——	B
0	1	1	0 -		1487
,	0	7	0	,	$\mathcal{L} = \mathcal{C} = A \mathbf{B}$
7	1	0	1	a)	<u>δ</u>)
58	84	K531JI II A4 A 12 -1	4 5	7/13 3	Bx00 Bbix00 A B Q H H H H B B H B B B B
A1	<i>B1</i>	A1 ⊕81	A2 B2	? A2⊕82 —	<i>z</i>)

Рис. 1.34. Микросхемы исключающее ИЛИ

потребления 10 мА (все входные уровни низкие). Для нее время задержки распространения $t_{\text{вд,p}}{=}30$ нс. Микросхеме К555ЛЛ3 соответствует 74 LS136.

Микросхема К155ЛП5 потребляет ток питания 50 мА, К555ЛП5 10 мА. Для К531ЛП5 этот ток равен 75 мА, по время задержки распространения сигнала уменьшается до 10 нс (для К155ЛП5 и К555ЛП5 $t_{\rm 3d,p}^{1,0}=30$ нс, а $t_{\rm 3d,p}^{0,1}=22$ нс). В зарубежных сериях 74 отечественным микросхемам ЛП5 соответствуют микросхемы с номерами 86, S86 и LS86.

Иногда появляется необходимость собрать элемент исключающее ИЛИ из отдельных логических элементов. На рис. 1.35, a-z даны схемы таких устройств без инверсии, а на рис. 1.35, $\partial-3$ — аналогичные структуры, но с инверсией выходной функции суммирования по модулю 2.




Рис: 1.35. Структуры узла исключающее ИЛИ без инверсии (a—e) и с инверсией (∂ —g)

Если требуется многовходовой элемент исключающее ИЛИ, можно собрать его по схемам, показанным на рис. 1.36. На рис. 1.36, а дана схема трехвходового сумматора по модулю 2:

$$Q = A \oplus B \oplus C, \tag{1.5}$$

а на рис. 1.36, δ — восьмивходового:

$$Q = A \oplus B \oplus C \oplus D \oplus E \oplus F \oplus G \oplus H. \tag{1.6}$$

На .рнс. 1.36, в избражена другая восьмивходовая схема, реализующая уравиение (1.6). Такая структура — основа микросхем, предназначенных для проверки на четность многоразрядных цифровых слов

(см., иапример, рис. 1.128 и рис. 2.66).

Рассмотрим несколько примеров применения микросхем исключающее ИЛИ. Выходные импульсы этих логических элементов появляются в моменты совпадения обоих входных сигналов (если оба входных уровняя высокие или оба низкие). Простейший пример — устройство выделения фронта и среза входного импульса (рис. 1.37, а). Напомним, что традиционио это делали с помощью дифференцирующего СR-звена с последующим усилением и формированием сигнала. Микросхема среднего уровия интеграции исключающее ИЛИ ЛПБ или ЛЛЗ упрощает такое устройство. Фронты выделяются здесь гораздо стабильнее. Длительность каждого выходного импульса окажется равной $3t_{3\pi,p}$

Поскольку в устройстве (рис. 1.37, a) фазы входного $U_{\text{вк}}$ и задержанного U_{3} импульсов совпадают, то в выходном элементе исключаю-





Рис. 1.36. Многовходовые элементы исключающее ИЛИ

щее ИЛИ нулевое выходное напряжение будет в двух случаях: если $U_{\rm вx} = U_3 = 0$ и $U_{\rm вx} = U_3 = U_{\rm в.n.}$ Когда же $U_{\rm вx} \ne U_3$, выделяются выходные импульсы с длительностью $3t_{\rm эд,p.}$ Другими словами, с такой точностью можно определить время прихода фронта импульса и время окончания этого импульса. Устройство, собраниое по схеме (рис. 1.37, a), удванвает частоту входного сигиала.

В настоящее время для преобразования оптического изображения в электрический телевизионный сигнал стали все шире применять вместо приемных электронно-лучевых трубок (например, видиконов), полупро-



водниковые матрицы. Это микросхемы с открытой для сфокусированного изображения поверхиостью, состоящей примерио из 250 тысяч светочувствительных ячеек и имеющей размер оптической зоны около 15×20 мм (число отдельных транзисторов в этой сверхбольшой интегральной схеме превышает полмиллиона!). В каждой из ячеек накапливается заряд, соответствующий яркости одной точки изображения. Все накопленные 250 тысяч зарядов при последовательном выносе их из матрицы дают кадр телевизионного изображения. Схемотехнически задача организации такого выноса весьма сложна (здесь используются специальные внешние БИС управления ячейками матрицы, связанными меж-




Рис. 1.38. Генератор трехфазной последовательности (a) и диаграмма его работы (б)

ду собой дорожками переноса зарядов, из-за этого матрицы называют

приборами с зарядовой связью — ПЗС).

Часто для переноса зарядов в матрице на ее поверхности делают трехфазные шины управления. На эти шины требуется подавать точные трехфазные сигналы управления специальной формы, так называемые сигналы кадрового и строчного переноса. Строчная последовательность подается с частотой до 10 МГц. Наиболее надежным оказался формирователь, выполненный по схеме, показанной на рис. 1.38, а. Здесь задающая частота сиихронизации должна быть выбрана в 6 раз большей, чем требуемая частота трехфазной последовательности переноса.

Счетчик К155ИЕ4 (см. рис. 1.65) генерирует последовательности импульсов А, В и С. После трех элементов исключающее ИЛИ выходные последовательности Ф1, Ф2 и Ф3 имеют точную и постоянную фа-





Рис. 1.39. Коммутатор кварцованной последовательности (a) и диаграмма его работы (б)

зировку со взаимным сдвигом на треть периода. Такую же схему формирования трехфазиого напряжения можно использовать для пнтания

специальных бесщеточных микродвигателей.

С помощью элемента исключающее ИЛИ можно постронть коммутатор фазы последовательности импульсов, поступающей от кварцевого автогенератора с частотой $f_{\kappa B}$. Эта схема показана на рис. 1.39, a. На управляющий вход ($U_{\rm упр}$) в этом устройстве подается команда управлення фазой. На рис. 1.39, δ показаны днаграммы входных, внутренних и выходных сигналов устройства, имеющиеся в уэлах, обозначенных на принципиальной схеме буквами А—Ж. Отрицательный импульс В служит для сброса RS-защелки, положительный импульс Γ подается на ее синхронный запуск. Эти импульсы получаются как результат дифференцирования фронта и среза сигнала коммутации фазы Γ (сравните этот метод выделения фронта с предложенным на рис. 1.37, a).



Рпс. 1.40. Суммирование в схеме исключающее ИЛИ (a) двух неидеальных прямоугольных импульсов (б)

Импульс установки Д и сигнал сброса В управляют RS-защелкой (элементы DD1.2 и DD1.3), причем импульс Д сфазирован с последовательностью А. На выходе триггера-защелки вырабатывается сигнал синхронизации Е. В момент перемены фазы входной импульс А и импульс Е имеют высокие уровни, следовательно, после исключающего ИЛИ

(т. е. на выходе Ж) появится напряжение низкого уровня.

Отметим, что элементы исключающее ИЛИ дают на выходе пики помех, если суммируемые входные импульсы имеют искаженные фропты. На рис. 1.40, а показан сумматор по модулю 2, а иа рис. 1.40, б изображены два отличающихся по форме входных импульса U_A и U_B . Нетрудно видеть, что на выходе появятся паразитные импульсы в моменты, пока напряжение фронта и среза импульсов U_A и U_B ниже, чем пороговое U_{nop} . Такая помеха реально имеет вид «клыков», следующих с удвоенной частотой. Если форма импульсов идеальная (отмечено штриховой линией), то выходное напряжение $U_{вых}$ строго равно 0. Таким образом, перед суммированием цифровые последовательности следует тщательно формировать.

1.11. ТРИГГЕРНЫЕ СХЕМЫ

Триггер — логическое устройство, способное хранить 1 бит данных. (Название единицы информацни 1 бит происходит от слов binary digit, т. е. двоичный разряд). К триггерным принято относить все устройства, имеющие два устойчивых состояния. В основе любого триггера находится кольцо из двух ннверторов, показанное на рис. 1.41, а. Общепринято это кольцо изображать в виде так называемой защелки, которая показана на рис. 1.41, б. Принципиальная схема простейшего триггера-защелки, выполненного на двух инверторах резисторно-транзисторной логики, дана на рис. 1.41, в. Цепи входного управления у этой защелки нет.





Рис. 1.41. Кольцо из двух инверторов (а), изображение бистабильного элемента-защелки (б), схема двухтранзисторной защелки (в)

После подачи на триггер напряжения питания состояния его транзисторов могут быть равновероятны: лнбо насыщен транзистор VT1, а VT2 находится в состоянии отсечки, либо иаоборот. Эти состояния устойчивы. Защелка не может работать как мультивибратор. Пусть по каким-то причинам при включении питания на коллекторе одного из транзисторов, например VT1, коллекторное напряжение снижается, тем самым уменьщается базовый ток $I_{\rm E2}$ транзистора VT2, следовательно, падает и сила его коллекторного тока $I_{\rm K2}$. Из-за этого на коллекторе VT2 напряжение $U_{\rm и.n} - I_{\rm K2} R_{\rm K2}$ должно повыситься. Если это так, то должен еще быстрее возрастать базовый ток $I_{\rm E1}$ транзистора VT1, ускоряя его переход к состоянию насыщения. Этот процесс идет быстро, лавинообразно. Он называется регенеративным. Процесс окончится, когда перестанет изменяться коллекторный ток транзистора VT1 и он перейдет в состояние насыщения. Транзистор VT2 окажется в состоянии отсечки.

Дальнейшее изменение токов \mathbf{I}_{K1} и \mathbf{I}_{K2} станет невозможным. Поскольку защелка симметрична, выключая и включая питание $\mathbf{U}_{\mathbf{n}.\mathbf{n}}$ можно получить один из двух вариантов устойчивого состояния транзисторов в защелке. Если считать, что напряжение низкого уровия соответствует логическому 0, обнаружнваем, что запись данных в защелку способом включения и выключения питания даст равновероятный, а поэтому неопределенный результат: 1,0 или 0,1. Однозначную запись 1 бита информации в защелку можно осуществить, если снабдить ее цепями управления и запуска.

В иастоящее время существует много разновидностей триггерных схем. Все оин появились как результат разработки новых цепей запуска. Для записи данных, т. е. переключения состояния триггера, могут использоваться: статический запуск уровнями напряжения, запуск только одним, положительным или отрицательным перепадом импульса, а также запуск полным тактовым импульсом, когда используются его фронт и срез. Известны триггеры с подачей запускающего перепада через конденсатор, т. е. импульсный запуск только по переменной состава ляющей тактовой последовательности.

Для формирования сигналов управления триггерами используются часто логические элементы со свойствами триггера Шмитта (см. § 1.9). На рис. 1.42, а показана принципнальная схема RS-триггера, кото-



0

0

1

1

0

1 .

0

1

0

683

изменения

Рис. 1.42. RS-триггеры

ð)

Н

В

8

R

H

В

H

8 Н

неопреде-

ленно

рая содержит защелку (транзисторы VT1 и VT2), а также два раздельиых статических входа управления (транзисторы VT3 и VT4). Эти входы управления называются R (reset — сброс) и S (set — установка). Иногда входы R и S называют по-другому: clear — очистка (сброс) и preset - предварительная установка соответственно. Ко входам раздельного статического запуска триггера R и S присоединены управляющие переключателн S1 и S2. Поскольку от каждого из них на входы можно подать напряжение низкого Н или высокого В уровней, то имеется четыре комбинации этих управляющих сигналов. Они перечислены в колонках R и S таблицы состояний RS-триггера (рис. 1.42, б). Если от S1 и S2 подать на оба входа R и S напряжение низкого уровия (H, H), то транзисторы VT3 и VT4 открывающих токов не получат, будут разомкнуты и поэтому не смогут повлиять на состояние транзисторов

III2

Без изменения

Неопреде-

ленно

0

1

защелки VT1 и VT2. Напряжения на выходах триггера Q н \overline{Q} останутся без нэменения. Это значит, что в триггере осталась информация, запи-

санная ранее.

Переведем движок переключателя S2 в положение B (высокое входное напряжение), оставив S1 в H (низкое). Теперь транзистор VT4 будет насыщен, ои замкнется и окажется низким напряжением на коллекторе присоединенного в параллель ему транзистора VT2. На входе \overline{Q} будет также напряжение низкого уровня. Транзистор VT1 больше не получит от выхода \overline{Q} открывающий базовый ток, поэтому он перейдет в состояние отсечки. По этой причине на выходе Q появляется напряжение высокого уровня (транзистор VT3 от переключателя S1 ток смещения не получает и на этот процесс в тритгере не влияет). Данное состояние транзисторов VT1 и VT2 будет зафиксировано, защелкнуто.

Поменять напряжения на выходах Q и Q можно, если перевести движки переключателей S1 н S2 в положения В и Н соответственно (см. третью строку таблицы на рис. 1.42, б). Наконец, возможно четвертое состояние переключателей S1 и S2: оба нх движка переводятся в состояние В. Такой входной сигнал RS-триггер зафиксировать не может. Действительно, в этом случае, когда S1=S2=B, на обоих выходах Q и Q должно появиться напряжение низкого уровня. Но если S1 и S2 строго одновременно отсоединить от входов, триггер переключится в неопределенное состояние. Иначе, после исчезновения входного состояния B, В защелка не переключается однозначно. Таким образом, два логических уровня B, В одновременно на входы R и S подавать нельзя.

На рис. 1.42, θ показано функциональное обозначение RS-триггера, составленного из двух двухвходовых инверторов. Такой триггер можно строить на элементах \overline{U} и на элементах $\overline{U}\overline{J}\overline{U}$. На рис. 1.42, ϵ дана таблица логических состояний для RS-триггеров, построенных на элементах \overline{U} и $\overline{U}\overline{J}\overline{U}$. Строки состояний «Без изменений» и «Неопределенность» здесь меняются местами в зависимости от выбранного соответ-

ствия 1 и 0 напряжениям высокого и низкого уровня.

Таким образом, RS-триггер имеет два раздельных статических входа управления, чтобы можно было записывать и хранить 1 бит информации. Вместе с тем, известно, что триггерные ячейки — это основа многих динамических устройств, главные из которых: делителн частоты, счетчики и регистры. В этих устройствах записанную ранее информацию по специальному сигналу, называемому тактовым, следует передать на выход и переписать в следующую ячейку. Для осуществления такого режима RS-триггер необходимо снабдить тактовым входом С (clock).

Предварительно рассмотрим принципиальную схему так называемого Т-триггера (toggle — переключатель), выполняющего лишь одну функцию: он может делить частоту тактовой последовательности, подаваемой на вход С в 2 раза. Принципнальная схема Т-триггера, содержащего два инвертора DD1.1 и DD1.2 популярной в 50—60 годы резистивно-емкостной логики (РЕТЛ), показана на рис. 1.43, а. Схему тактового запуска здесь образуют два резисторно-диодных логических элемента И без инверсии (DD1.3 и DD1.4). Функциональная схема этого Т-триггера показана на рис. 1.43, б.

Для начала аналнза работы Т-триггера положим, что в интервале времени от 0 до t_1 (рис. 1.43, в) транзистор VT1 насыщен, его база получает набыточный ток от положительного полюса $U_{n.n}$ через резисторы R_{61} и $R_{\kappa 2}$; транзистор VT2 разомкнут. Тогда на выходе Q напряжение низкого уровня не должно превышать 0,3 В. На выходе \overline{Q} будет напря-

жение высокого уровия $U_{\overline{Q}} \approx U_{\pi,\pi}$. Следовательно, диод VD2 надежно закрыт, поскольку на его катоде присутствует большой положительный потенциал. Диод VD1 не закрыт. Обратим внимание также на то, что форсирующий конденсатор $C_{\Phi 1}$ заряжен до напряжения, существенно превышающего напряжение на втором таком же конденсаторе $C_{\Phi 2}$.

Таким образом, зная эти начальные условия, ждем прихода первого отрицательного перепада тактового импульса $\overline{\mathbb{C}}$ в момент t_1 . Вызванный им отрицательный перепад тока выведет транзистор VT1 из состояния насыщения, поскольку скачок отрицательного (закрывающего) базового тока пройдет через незакрытый диод VD1 и конденсатор C1. Отметим, что через закрытый диод VD2 никакой скачок тока пройти не может. Поскольку скачок закрывающего базового тока транзистору VT1





Рис. 1.43. Триггер-делитель на два (Т-триггер)

был дан, должен уменьшиться и его коллекторный ток, что вызовет положительный перепад напряжения на коллекторе, т. е. на выходе Q. Далее, уже без влияния цепи запуска в RS-защелке происходит регечеративный процесс переброса, т. е. смены состояний транзисторов. Этот процесс идет однонаправленно и не останавливается с окончанием отрицательного перепада входного запускающего нмпульса \overline{C} , что гарантируется неравенством начальных зарядов коиденсаторов $C_{\Phi 1}$ и $C_{\Phi 2}$ Эти заряды мгновенно измениться не могут, поэтому конденсаторы $C_{\Phi 1}$ и $C_{\Phi 2}$ выполняют роль памяти предыдущего состояния. Но, как показалопыт, емкость форсирующих конденсаторов не должна превышать 30... 50 пФ, чтобы процесс не гасился избыточным током запуска.

Таким образом, по окончании регенерации в RS-защелке на выходе Q напряжение будет высоким, а на \overline{Q} — низким (отрезок времени от t_1 до t_2). В этот период изменилось состояние днодов, распределяющих тактовые перепады: VD1 теперь заперт, а VD2 открыт, т. е. именно он готов передать RS-защелке очередной отрицательный перепад тактовой последовательности импульсов \overline{C} . После прихода в момент t_2 второго отрицательного перепада состояния выходов Q и \overline{Q} вновь изменятся и закроется диод VD2, третий отрицательный перепад тактовой последовательности пройдет через диод VD1. Цнкл работы T-триггера на этом закончится.

Сигналы на выходах Q и \overline{Q} имеют частоту повторения, в 2 раза меньшую, чем исходная тактовая последовательность \overline{C} (сравните частоты повторения отрицательных фронтов на графиках $U_{\overline{C}}$, $U_{\overline{Q}}$ и $U_{\overline{Q}}$ (рис. 1.43, s). Таким образом, T-триггер делит частоту входного сигнала в 2 раза, переключается отрицательным перепадом тактового импульса. Запуск отрицательным перепадом отмечен знаком инверсии \overline{C} .

Рассмотренный Т-триггер несложно превратить в так называемый RST-триггер (рис. 1.44, a). Для этого разомкнем его внешние цепи обратных связей от выходов на цепь запуска Q—R и $\overline{\rm Q}$ —S. Ко входам R



ВX	од	Выл	coð	выход после			
Д	о имп	ульса	Ē.	импульса [
R	\$	Q	Q	Q	Q		
Н	Н	Нилив	В или н	ВилиН	Нилив		
Н	В	В	Ħ	Н	В		
В	Н	Н	В	В	Н		
В	В	Неопределенно					
δ)							

Рис. 1.44. Раздельное, статическое управление тактируемым триггером по входам R и S

и S присоединим управляющие переключатели S1 и S2 (см. также рнс. 1.43,6). Теперь еще до подачи перепада тактового импульса \overline{C} в триггер можно записать две комбинации напряжений высоких и низких уровней, как и для RS-триггера (рис. 1.42,6). Записанная информация будет храниться в защелке до прихода тактового перепада \overline{C} , и после прихода его триггер переключится. Полученный импульсный перепад выходных сигналов Q и \overline{Q} будет однозначным. Бит информации в момент перепада появится на выходах RS-защелки. В данном случае его можно использовать для переключения последующего триггера.

Таблица состояний RST-триггера (рис. 1.44, б) показывает, что если на R и S входы поданы напряжения низких уровней, в триггере сохраннтся предыдущая информация. Она изменится на выходах на

противоположную после прихода тактового импульса \overline{C} . Подавать одновременно на статические входы два напряжения высоких уровней нельзя, поскольку аналогично RS-защелке выходной отклик окажется неопределенным. Этот основной недостаток RST-триггера тослужил в свое время отправной точкой дальнейшего совершенствования методов запуска RS-защелки.




Рис. 1.45. RST-триггер на элементах РТЛ

Заменим в схеме (рис. 1.44, a) элементы И (DD1.3 и DD1.4) на двухвходовые инверторы. Получается принципиальная схема RST-триггера на элементах РТЛ (рис. 1.45, a). Функциональная схема его приведена на рис. 1.45, b, а таблица состояний на рис. 1.45, b. При напряжении высокого уровня на входе \overline{C} (на входах \overline{R} и \overline{S} могут быть любые уровни) в промежуточных точках \overline{R}' и \overline{S}' появляются напряжения низкого

уровня, поскольку изсыщаются транзисторы VT6 и VT7. На RS защелку (элементы DD1.3 и DD1.4) прохождение управляющих сигналов R и S

запрещено. В защелке хранится предыдущее ее состояние

Если одновременно на входы R и S подать напряжение высокого уровня, то в точках S' и R' будет напряжение низкого уровня, и действие тактового входа C будет запрещено На выходах стобразится предыдущее состояние защелки. Когда на входах R и S зафиксировано напряжение низкого уровня и такое же напряжение поступит на вход C, в точках S' и R' появятся одновременно два напряжения высокого уровня. Такую логическую информацию RS-защелка не примет (неоп-




Рис. 1.46. Т-триггер с обратиыми связями через инверторы

ределенность). Присутствующие на входах R и S взаимно противоположные уровни позволяют после прихода тактового импульса \overline{C} установить на выходах Q и \overline{Q} наперед заданную комбинацию уровней: Q=H, $\overline{Q}=B$, и наоборот.

Наиболее универсален ЈК-триггер. В его таблице состояний уст-

раняется строчка неопределенности.

Предварительно рассмотрим принцип действия Т-триггера, построенного на элементах не с динамическими, а с потенциальными входами. Для этого включим в режиме Т-триггера ранее изученный RST-триггер (рис. 1.45, б). Схема такого включения показана на рис. 1.46, а. По сравнению с схемой Т-триггера (рис. 1.43, б) полярность связей выходов и входов здесь противоположная. Разделим схему Т-триггера на две части: RS-защелку (элементы DD1.3 и DD1.4 на рис. 1.46, б) и логику управления (элементы DD1.1 и DD1.2, на рнс. 1.46, г).

Предположим, что схема (рис. 1.46, а) построена на ТТЛ элементах,

активный включающий уровень для которых — иизкий. Тогда согласно таблице состояний R'S'-защелки (рис. 1.46, θ) входные уровни R'=S'=B не должны вызывать ее переброса. Для схемы управления иа рис. 1.46, θ напряжение высокого уровня, поданное на вход θ , разрешает прохождение на выходы θ и θ сигналам θ и θ . При θ на выходах θ и θ установятся напряжения высокого уровня, которые не могут пе-

ребросить защелку (см. таблицу состояний на рис. 1.46, в).

В таблице состояний на рис. 1.46, д и на диаграмме сигналов рис. 1.46, е отмечены этапы работы Т-триггера. На первом, исходном этапе полагаем, что Q=B и $\overline{Q}=H$. Подаем на тактовый вход C напряжения низкого уровня: C=H. Отмечаем, что на первом этапе R'=B и S'=B. Такая комбинация сигналов не перебрасывает защелку. К началу второго этапа запншем прежние состояния выходов Q=B и $\overline{Q}=H$. Подадим иа вход С напряжение высокого уровня. Теперь сигналы управления станут R'=В и S'=H, что вызовет перемену выходных состояний защелки, т. е. Q = H и $\overline{Q} = B$. Эти состояния переносим в таблице на начало третьего этапа и даем на тактовый вход сигнал С=Н, который, как и на первом этапе, не вызовет переброса защелки. На начало четвертого этапа состояния Q=H и Q=B сохраняются, но положительный перепад тактового импульса перебросит триггер (как и на втором этапе). Триггер переключается с приходом каждого положительного перепада тактовой последовательности прямоугольных импульсов. На основании этих данных построена осциллограмма работы Т-триггера из элементов TTЛ (рис. 1.46, e).

На рис. 1.47, а показана схема простейшего ЈК-триггера. От RSTтриггера (рис. 1.45, а) он отличается двумя обратными связями, которые устраняют неопределенность в таблице состояний. Назначение входов Ј и К такое же, как и входов R и S (сброс и установка). Буквы Ј и К были выбраны в свое время авторами как соседние в алфавите (сравните R и S).

Если входыЈ, С н К объединнть (рис. 1.47, б), получим схему ранее рассмотренного Т-триггера (рис. 1.46, а), если входы элементов ТТЛ DD1.1 и DD1.2 равноправны. Следовательно, как только на объединенный вход С поступит напряжение высокого уровня (после низкого), состояние выходов Q и Q изменится. Вход С можно от общей точки отключить, и в этом случае входная комбинация Ј=В и К=В переключит триггер: объединенные входы Ј и К выступят в роли отомкнутого входа С. Таким образом, неопределенности на выходах триггера при обоих высоких входных уровнях в ЈК-триггере не существует.

На рис. 1.47, a показана схема управления ЈК-триггером н его таблица состояний, в которой две графы: установлено (делается в момент t_n) и записано (анализируется состояние выходов после прихода тактового перепада в последующий момент t_{n+1}). При входных сигналах J = H н K = H состояние выходов не меняется, оно сохраняется таким, каким было в момент установки t_n . Напомним, что напряжение иизкого уровня на одном входе элемента TTJ1 отменяет прохождение сигналов от других его входов н удерживает выходной сигнал на высоком уровне.

Когда через входы J и K в момент t_n загружаем взаимно противоположные уровни, то в последующий момент t_{n+1} выходы JK-триггера устанавливаются в такие же состояния, как и RS-триггер. Последняя строка таблицы на рис. 1.47, в отображает, что при подаче на входы J и K одновременно напряжений высокого уровня (входы можио просто соединить), триггер перебрасывается, переходит в состояние, противоположное предыдущему. Например, если было $Q_n = B, \ \overline{Q}_n = H,$ то ста-

нет $Q_{n+1}=H$ и $\overline{Q}_{n+1}=B$.

Для надежной и четкой работы триггерных ячеек в мисгоразрядных устройствах (регистрах, счетчиках) предназначены двухступенчатые триггеры, называемые master — slave, что лучше всего переводится как «мастер — помощник» (слово паster имеет еще одно значение: хозяни). Структурная схема такого триггера, состоящего из двух RST-триггеров, показана на рис. 1.48, а. Входы С обоих триггеров ТМ (мастера) и ТП (помощника) соединены между собой через инвертор DD1.1.




Рис. 1.47. Триггер со входами Ј и К

На рис. 1.48, δ показано, что составным триггером ТМ—ТП управляет полный (с фронтом и срезом) тактовый импульс С. Действительно, если каждый из триггеров имеет установку положительным перепадом, входная RS-комбинация будет записана в ТМ в момент прихода положительного перепада тактового импульса С. В этот момент в ТП информация попасть не может. Когда придет отрицательный перепад входного импульса С, на выходе инвертора DD1.1 он появится как положительный. Следовательно, положительный перепад импульса \overline{C} перепишет данные от выходов Q' и $\overline{Q'}$ в ТП. Таблица состояний двуступенчатого RST-триггера показана на рис. 1.48, g.

Двухфазный способ управлення полным тактовым импульсом С применяется и для двухступенчатых ЈК-триггеров (рис. 1.49,а). Этот триггер, как и простой ЈК-триггер, имеет обратные связи с выходов на входы, нсключающие неопределенное логическое состояние. Схема простейшего двухступенчатого ЈК-триггера показана на рис. 1.49, б. Защелка




Рис. 1.48. Двухступенчатый RS-триггер «мастер-помощник»




Рис. 1.49. Двухступенчатый ЈК-триггер

ТМ состоит из элементов DD1.2 и DD1.3. Элементы DD1.1 и DD1.4—входные ключи, с которых снимается сигнал С для управления ТП, защелка RS которого построена на элементах DD1.7 и DD1.8. Сигналы управления подаются на ТП через DD1.5 и DD1.6. Триггер может иметь вход общего сброса данных R, который для этой схемы иногда в литературе называют clear. Многие JK-триггеры имеют также вход предварительной установки S (другое название preset), симметричный входу R, что создает дополнительные входы у элементов DD1.1, DD1.2 и DD1.7.

На рис. 1.49, в показана осциллограмма переключающего импульса, на которой отмечены этапы работы составного триггера. В момент t₁ ТП изолирован от ТМ; в момент t₂ разрешается прием данных входами ТМ. С приходом отрицательного перепада импульса в момент t₃ запре-




Рис. 1.50. Триггер со входом D

шается прием данных входами ТМ, а в момеит t4 заканчивается переиос даиных из ТМ в ТП. Таким образом, замечательное свойство двухфазного управления состоит в том, что входы приема данных за период тактового импульса, т. е. во время загрузки 1 бита ииформации, не вмеют сквозной связи с выходными цепями. Изоляция входов и выходов сбеспечивает устойчивое переключение сложного триггера, если частота тактовых импульсов нестабильна (дрожит).

Наиболее часто в инфровых интегральных микросхемах, а также в импульсных устройствах примеияют триггеры с единственным входом

данных D (data), так называемые D-триггеры.

Одна из причин их появления была в том, что число выводов у корпусов микросхем раниих разработок не превышало 14, а стоимость многовыводного корпуса ссставляла значительную часть от стоимости

готовой микросхемы. Для D-триггера требуется всего четыре вкешних вывода: вход данных D, тактовый вход C, два выхода Q и $\bar{\mathbf{Q}}$ (один из них может отсутствовать). Схема D-триггера (рис. 1.50, a) отличается от схемы RST-триггера (рис. 1.45, δ) изличием инвертора DD1.1, добавленного между входами S и R. Теперь состояние неопределенности для входов R и S исключается, так как инвертор DD1.1 формирует на входе R сигнал $\bar{\mathbf{S}}$.

Согласно таблице логических состояний D-триггера (рис. 1.50, б) в некоторый момент времени t_n на вход D можно подать напряжения низкого или высокого уровня. Если в последующий момент t_{n+1} придет положительный перепад тактового импульса, состояния на выходах Q_{n+1} и \overline{Q}_{n+1} будут соответствовать табл. 1.50, б. На рис. 1.50, в показаны днаграммы записи в D-триггер напряжений высокого и низкого входных уровней и их считывание. Непременное условие правильной работы D-триггера — это наличие защитного интервала времени после прихода запускающего импульса U_D перед тактовым U_C (интервал времени t_{n+1} — t_n оговаривается справочными данными на D-триггер).




Рис. 1.51. Счетчик-делитель на 2: а — структурная схема; б — применение D-триггера для деления на 2




Рис. 1.52. Схемы взаимного преобразования триггеров: a-из RS в T; b-из D в T: b-из JK в T; c-Т-триггер со входом разрешения EI; b-JK в D; b-RST в D; b-RST в JK

Если сивблить D-триггер цепью обратной связи, соединяющей выход \overline{Q} со входом D, он станет работать как T-триггер, т. е. делитель частоты в 2 раза. Действительно, нетрудно видеть, что делитель на рис. 1.51, a по фазировке сигиалов соответствует T-триггерному, рассмотренному на рис. 1.46, a. На рис. 1.51, δ показаны осциллограммы работы делителя на два частоты тактовой последовательности U_{C} .

В заключение рассмотрим несколько схем взаимного преобразования триггеров. На рис. 1.52, a-e показаны схемы делителей частоты на RST-, D- и ЈК-триггерах соответственно. Триггер D можно преобразовать в Т (делитель на 2), снабдив делитель дополнительным входом разрешения ЕІ (рис. 1.52, e). В режиме D-триггера можно использовать JK- и RST-триггеры (рис. 1.52, e). Из RST-триггера можно получить ЈК-триггер по схеме (рис. 1.52, e).

1.12. RS- и D-ТРИГГЕРЫ

В составе серий ТТЛ выпускаются микросхемы, содержащие RS-, D- и ЈК-триггеры. Как правило, эти микросхемы многоканальные. Несколько триггеров имеют общие выводы питания и некоторые объединенные входы управления. На миоготриггерных микросхемах можно самостоятельно проектировать устройства: делители частоты, регистры, память малой емкости.




Таблица 1.20. Состояния триггера из микросхемы K555TP2

	Вхэд	l	
šī	<u>\$</u> 2	Ř	Выход Q
H H x B	H x H B	H B B H B	в В В Н Без изменения

Рис. 1.53. Микросхема К555ТР2

Микросхема К555ТР2 (рис. 1.53) содержит четыре RS-триггера, причем два из них имеют по два входа установки S. Для входа сброса R активный уровень низкий. Если на входы триггера S1, S2 и R подать одновременно напряжение низкого уровня, то на выходе Q появится напряжение высокого уровня (см. табл. 1.20). Однако это состояние не будет зафиксировано, «защелкнуто»: если входные уровни Н убрать, на выходе Q появитси иеопределенное состояние. При подаче на входы напряжений высоких уровней напряжение на входе Q останется без изменения.

Ток потребления микросхемы К555ТР2 7 мА. Время задержки рас-

пространения сигнала от входа S до выхода Q равно: при включении (при переходе выходного сигнала на уровень H) 22 нс, а при выключении (к уровню B) 15 нс. Аналогичная задержка для входа R 27 ис (от уровня B к H). Соответствующая зарубежная микросхема имеет наименование 74 LS 279.

Микросхемы ТТЛ, содержащие наборы триггеров, перечислены в табл. 1.21.

Таблица 1.21. Д-триггеры Т

_			Номер микросхемы					
Серия	Обозначенне	2	5	7	8	9		
K155 KM155	TM	++	++	++	+			
K555 KM555 K531	1	++		+	++	+++++++++++++++++++++++++++++++++++++++		
74		74	77	75	175	174		

Микросхемы ТМ2 (рис. 1.54) содержат два независимых D-триггера, имеющих общую цепь питания. У каждого триггера есть входы D, \overline{S} и \overline{R} , а также комплементарные выходы Q и \overline{Q} (см. рис. 1.54, а). Входы \overline{S} и \overline{R} — асинхронные, потому что они работают (сбрасывают состояние триггера) независимо от сигнала на тактовом входе; активный уровень для них — низкий. Сигнал от входа D передается на выходы




Рис. 1.54. Два D-триггера ТМ2:

структурная схема одного канала; б — функциональная схема; в — цоколевка

Q и \overline{Q} по положительному перепаду импульса на тактовом входе C (от H к B). Чтобы триггер переключился правильно (т. е. согласно табл. 1.22), уровень на входе D следует зафиксировать заранее, перед приходом тактового перепада. Защитный интервал должен превышать время задержки распространения сигнала в триггере. Если на входы \overline{S} и триггеров TM2 одновременно подаются напряжения низкого уровия, состояние выходов Q и \overline{Q} окажется неопределенным. Загрузить в триггер входные уровни B или H (т. е. 1 или O) можно, если на входы \overline{S} и \overline{R} подать напряжения высокого уровня.

Таблица 1.22. Состояния триггера из микросхем ТМ2

		Вы	Выход			
Режим работы	- Ī	Ř	С	D	Q	Q
Асинхронная установка Асинхронный сброс Неопределенность Загрузка 1 (установка) Загрузка 0 (сброс)	H B H B	B H H B B	X X K	X X X B H	B H B H	H B B H B

Асинхронная установка нужного сочетания уровней на выходах получится, когда на входы \overline{S} и R поданы взаимопротивоположные логические сигналы. В это время входы C и D отключены. Функциональное обозначение триггеров микросхемы TM2 показано на рис. 1.54, δ ; ее цоколевка — на рис. 1.54, δ .

. Микросхемы ТМ5 (рис. 1.55) и ТМ7 (рис. 1.56) функционально идентичны, так как обе содержат по две пары D-триггеров. Пары представляют собой простейшие защелки данных по 2 бита. Микросхемы различаются по числу выводов корпуса: микросхема ТМ5 расположена в 14-контактном корпусе, поэтому каждый ее триггер имеет только один прямой выход данных Q. Структурная схема одного D-триггера показана на рис. 1.56, в. Каждая пара триггера имеет вход разрешения за-




Рис. 1.55. Функциональная схема (a) и цоколевка (b) четырех D-триггеров ТМ5




Рис. 1.56. Фуикциональная схема (a), цоколевка четырех D-триггеров ТМ7 (б) и схема одного D-триггера из микросхем ТМ5 и ТМ7 (в)

Таблица 1.23. Состояния триггеров из микросхем ТМ5 и ТМ7

	Bxo	д	Вы	ход
Режим работы	EI	D	Q	Q
Разрешение передачи данных на вход Защелкивание данных	B B H	H B x	H B q	В Н q

грузки EII.2 и EI3.4. Когда на такой вход разрешения подается напряжение высокого уровия, данные, присутствующие на входах D, без наменения отображаются на выходе О (табл. 1.23).

нзменения отображаются на выходе Q (табл. 1.23). В защелке будет зафиксирована (по-другому, в ячейку памяти будет загружена) информация, имевшаяся на входе D, если состояние входа EI переключить от высокого уровня к иизкому. Выход Q находится в текущем состоянии q все время, пока напряжение на входе EI остается низкого уровня. В табл. 1.23 обозначено: q—состояние выхода Q перед приходом защелкивающего перепада на вход EI (от B к H). При EI=H состояние входа D безразлично, D=x (т. е. на этом входе могут присутствовать или не присутствовать любые входные уровни).

Микросхемы ТМ8 и ТМ9 расположены в 16-контактных корпусах и содержат наборы D-триггеров, имеющих общие входы синхроиного

сброса \overline{R} и тактового запуска С. В микросхемах ТМ8 число триггеров четыре, у каждого есть выходы Q и \overline{Q} . Микросхемы ТМ9 содержат шесть D-триггеров, у которых только один выход Q. Микросхема ТМ8 имеет структуру, показанную на рис. 1.57, a. Ее цоколевка приведена на рис. 1.57, b. Аналогичные изображения для микросхемы ТМ9 даны на рис. 1.57, a, b. Режимы работы триггеров в микросхемах ТМ8 и ТМ9 соответствуют табл. 1.24 (напомним, что триггер из ТМ9 выходов \overline{Q} не имеет). Сброс всех триггеров в состояние \overline{Q}_n — \overline{H} произойдет, когда на вход асинхронного сброса \overline{R} будет подано напряжение низкого уровия




Рис. 1.57. Четыре D-триггера:

a — микросхема ТМ8; b — цоколевка ТМ8; b — микросхема ТМ9; c — цоколевка ТМ9

 \overline{R} . Входы С и D_n , когда \overline{R} = H, не действуют, их состояние безразлично (x).

Информацию от параллельных входов данных (D1—D4 для ТМ8 и D1—D6 для ТМ9) можно загрузнть в триггеры микросхем, если на вход \overline{R} подать напряжение высокого уровня. Тогда на тактовый вход С следует подать положительный перепад импульса и предварительно установлен-

Таблица 1.24. Состояния триггеров из микросхем ТМ8 и ТМ9

		Вход	Выход		
Режим работы	R	С	D _n	Q _n	\bar{Q}_{tt}
Сброс Загрузка 1 Загрузка 0	H B B	x ↑	X B H	H B H	B H B

ные на каждом входе D напряжения высокого или низкого (в или н) уровня появятся на выходе Q (т.е. В или Н соответственно).

Микросхема К155ТМ8 имеет ток потребления 45 мА, К531ТМ8 96 мА, а К555ТМ8 18 мА. Соответственно их максимальные тактовые частоты составляют 25, 50 и 35 МГц, а время задержки распространения сигнала сброса 35, 22 и 28 нс. Микросхемы ТМ9 потребляют пропорционально их усложнению больший ток питания: К155ТМ9 65 мА, К531ТМ9 144 мА, а К555ТМ9 26 мА. Их тактовые частоты достигают соответственно: 25, 75 и 30 МГц. Основное назначение микросхем ТМ8 и ТМ9 — построение регистров данных, запускаемых перепадами тактового импульса.

1.13. ЈК-ТРИГГЕРЫ

Сводка выпускаемых ЈК-триггеров ТТЛ представлена в табл.

1.25.

Микросхема К155ТВ1 (рис. 1.58) — универсальный, многоцелевой ЈК-триггер со структурой «мастер-помощник». Триггер имеет инверсные входы установки \overline{S} и сброса \overline{R} . Каждый из входов J и K снабжен трехвходовым логическим элементом И, поэтому у микросхемы три входа J (J1—J3) и три входа K (K1—K3). У триггера есть тактовый вход \overline{C} и комплементарные выходы Q и \overline{Q} .

Таблица 1.25. ЈК-триггеры ТТЛ

				Номер м	икросхем	ы	
Серия	Обозначение	1	6	9	10	11	15
K155 KM155 K555 K531	ТВ	+	+	+	+	+	+
74	_	72	107	112	113	114	109

Таблица 1.26. Состояния ЈК-триггера К155ТВ1

		Ba	. ход				
Режим работы	s	R	č	J	К	Q	Q
Асинхронная установка Асинхронный сброс Неопределенность	· H B H	B H H	x x x	X X X	x x x	B H B	H B B
Переключение	В	В	_[_[_	В	В	q	q
Загрузка О (сброс)	В	В		ы	В	Н	В
Загрузка 1 (установка)	В	В		В	Ħ	В	Н
Хранение (нет изменений)	В	В		И	H	q	q

Управление состояниями триггера ТВ1 происходит согласно табл. 1.26, в которой перечислены семь режимов его работы. Когда на входах \overline{S} и \overline{R} присутствуют напряжения высокого уровня, в триггер можно загружать ниформацию от входов J и K, либо задерживать, т. е. хранить ее. Состояния двухступенчатого триггера переключаются фронтом и сревом положительного тактового импульса: ЈК-информация загружается в триггер-мастер (элемеиты DD1.3 и DD1.4 на рис. 1.58, a), когда иа-




Рис. 1.58. JK-триггер ТВ1 (а), его функциональное обозначение (б) и цоколевка (в)

пряжение тактового входа переходит на высокий уровень и переносится в триггер-помощник по отрицательному перепаду тактового импульса (от В к Н). Отметим, что состояния выходов Q и \overline{Q} неопределенные, если на входы \overline{S} и \overline{R} одновременно поданы напряжения низкого уровия. Кроме того, сигналы на входах J и K ие должны меияться, если на входе \overline{C} присутствует напряжение высокого уровня.

Входы \overline{S} и \overline{R} — асиихронные с активным низким уровнем. Когда иа эти входы поданы противоположные уровни B и H, входы C, J и K действовать не будут. Состояния выходов Q и \overline{Q} определяются первыми двумя строчками табл. 1.26. Микросхема K155TB1 потребляет ток питания 20 м \overline{A} и может работать с тактовой частотой 15 М Γ ц.

Микросхема К555ТВ6 (рис. 1.59) расположена в 14-контактном корпусе и содержит два ЈК-трнггера с общим выводом питания. Дал-




Рис. 1.59. Два ЈК-триггера из микросхемы ТВ6: a - схема одного триггера; b - сосма одного триггера; b - сосма обозначение выводов; b - сосма одного триггера; b - сосма одного триггера из микросхемы ТВ6:

ные в каждом триггере переносятся от входов на выходы по отрицательному перепаду тактового импульса \overline{C} . Когда импульс \overline{C} переходит от высокого уровня к низкому, сигналы на входах J и K изменяться не должны. Данные от входов J и K следует загружать в триггер, когда на входе \overline{C} присутствует напряжение высокого уровня. Режимы работы триггера из микросхемы TB6 следует выбирать по табл. 1.27.

У триггеров микросхемы К555ТВ6 нет входов S. Асинхронные входы сброса \overline{R} имеют низкий активный уровень. Если на входе \overline{R} будет напряжение низкого уровня, прохождение сигналов от входов \overline{C} , J и К вапрещается. На выходе Q появляется напряжение низкого уровня (пер-

Таблица 1.27. Состояния триггеров микросхемы К555ТВ6

		Выход				
Режим	Ř	ĪĒ	1	К	Q	Q
Асицхронный сброс Переключение Загрузка 0 (сброс) Загрузка 1 (установка) Хранение: нет изменений	H B B B	x _ _	Х В Н В	X B B H	H q H B	B G B

вая строка табл. 1.27). Остальные четыре режима работы возможны лишь при напряжении высокого уровня на входе R. Отметим, что когда J=K=H, состояние выходов под действием отрицательного перепада на тактовом входе С не меняется. Микросхема Қ555ТВ6 имеет ток по-

требления 8 мА и работает с тактовой частотой до 30 МГц.

Микросхемы Қ555ТВ9 и Қ531ТВ9 расположены в 16-контактных корпусах и содержат по два ЈК-триггера. Сравнив структурные схемы (рис. 1.59, а и рис. 1.60, а), нетрудно видеть, что в триггер микросхемы ТВ9 добавлен вход установки 5. В остальном эти микросхемы иден-THUBBL.





Рис. 1.60. Два ЈК-триггера микросхемы ТВ9: a — схема одного триггера; δ — обозначение выводов; δ — поколевка

Таблица 1.28. Состояния ЈК-триггера из микросхемы ТВ9

-	Вход						ход
Режим работы	s	R	č	J.	К	Q	Q
Асинхронная установка Асинхронный сброс Неопределенность	H B H	B H H	x x x	x x x	X X X	B H B	H B B
Переключенне Загрузка 0 (сброс) Загрузка 1 (установка)	B B B	B B B	+	B H B	В В Н	q H B	q B H
Хранение: нет изменений	В	В	\	H	н	q	q

Согласно табл. 1.28 входы Ј и К могут работать, если на входах \overline{S} и \overline{R} присутствуют напряжения высокого уровня. Когда при условни $\overline{S} = \overline{R} = B$ на тактовый вход \overline{C} подан отрицательный перепад, по окончанни переходных процессов установления уровни сигналов, присутствующие на входах J и K, переносятся в триггер. Выходы Q и \overline{Q} будуг иметь состояния, перечисленные в последних четырех строках табл. 1.28, как только на вход \overline{C} придет отрицательный перепад тактового импульса. Третья строка таблицы отображает неопределенное (x) состояние выходов, если на входы \overline{S} и \overline{R} подать одновременно напряжения низкото уровня. Микросхема K555TB9 работает с тактовой частотой до 30 МГц.

Микросхема K531TB10 (рис. 1.61) содержит два ЈК-триггера, идентичных по структуре триггерам микросхемы K555TB6, за исключением того, что входы \overline{R} в ней заменены входами \overline{S} . Поэтому таблица состоя-



ний триггера из K531TB10 (табл. 1.29) совпадает с аналогичной таблицей для триггера из K555TB6, кроме первой строки: от сигнала входа асинхронной установки \overline{S} выход Q может получить напряжение высокого уровия, если подать сигнал $\overline{S}{=}H$ (здесь вход \overline{S} нмеет активный низкий уровень). Микросхема K531TB10 потребляет ток 50 мА.

Таблица 1.29. Состояния ЈК-триггера из микросхемы К531ТВ10

		Вход					
Режим работы		Ē	J	K	Q	Q	
Асинхронная установка	Н	х	x	X	В	Н	
Переключение Загрузка 0 (сброс) Загрузка 1 (установка)	B B B	+	B H B	B B H	q H B	q B H	
Хранение: нет изменений	В	↓	H	н	g	q	

Микросхема K531TB11 (рис. 1.62) — вариант K531TB9, у которой кристалл располагается в 14-контактном корпусе. Два триггера микросхемы имеют по две общие цепи управления: тактовый вход \overline{C} и вход сброса \overline{R} . Для микросхемы TB11 верна таблица состояний микросхемы TB9 (табл. 1.28). Ток потребления 50 мA, время установления 3 нс.




Рис. 1.62. Связь двух ЈК-триггеров в микросхеме ТВ11 (a) и ее цоколевка (δ)

Микросхема К155ТВ15 (рис. 1.63) состоит из двух независимых ЈК-триггеров, которые запускаются положительным перепадом тактового импульса. Каждый триггер имеет независимые асинхронные входы установки \overline{S} и сброса \overline{R} . Как н у других триггеров ТТЛ, если на одном входе (или на обоих) \overline{S} и \overline{R} присутствует напряжение низкого уровня, то прием сигналов по входам C, J и \overline{K} запрещается, а выходные сигналы Q и \overline{Q} устанавливаются на высокий или низкий уровни согласно первым трем строкам табл. 1.30.

Структурная схема одного триггера из микросхемы K155TB15 показана на рис. 1.63, a, а цоколевка на рис. 1.63, δ . Выбранная полярность логических уровней для входов J и \overline{K} позволяет превратить этот триггер в D, соединив входы J и \overline{K} (рис. 1.52, ∂). Сигналы на входах J и \overline{K} следует зафиксировать перед приходом положительного перепада тактового импульса на вход С. Последние четыре строки табл. 1.30 соответствуют аналогичным режимам из табл. 1.28 (триггер из микросхемы ТВ9), одиако переключение триггера микросхемы К155ТВ15 происходит при положительном перепаде тактового импульса, а на вход К подаются инверсные сигналы управления. Ток потребления для микросхемы К155ТВ15 30 мА, максимальная частота переключення 25 МГц.




Рис. 1.63. JK-триггер ТВ15 (a) и его цоколевка (б)

Таблица 1.30. Состояния ЈК-триггера из микросхемы К155ТВ15

	1.	Вход					
Режим работы	ŝ	Ŕ	С	J	Ķ	Q	Q
Асинхронная установка Асинхронный сброс Неопределенность	H B H	B H . H	X X X	x x x	x x x	B H B	H B B
Переключение Загрузка 0 (сброс) Загрузка 1 (установка)	B B B	B B B	↑	B H B	H B	q H B	q B H
Хранение: нет изменений	В	В	↑	н	В	q	q

1.14. СЧЕТЧИКИ ТТЛ

Соединив последовательно несколько триггерных схем — делителей частоты на два, получим простейший многоразрядный двоичный делитель. Более общее название для делителей частоты — счетчики. Коэффициент деления счетчика, состоящего из n-триггеров типа T, составляет 2n; здесь n— число двоичных разрядов счетчика. В настоящее время используется много вариантов счетных схем: асинхронные и синхронные; двоичные и десятичные; однонаправленные, только с увеличением счета, н двунаправленные, счет в которых может увеличиваться или уменьшаться (такие счетчики называют реверсивными). Коэффициент деления счетчика может быть либо постоянным, либо переключаемым.

Основой любой из этих схем служит линейка из нескольких триггеров. Рассмотренные варианты счетчиков различаются схемой управления этими триггерами. Между триггерами добавляются логические связи, назначение которых — запретить прохождение в цикле счета лишним импульсам. К примеру, четырехтриггерный счетчик может делить исходную частоту на 16, так как $2^4 = 16$. Получим минимальный выходной код 0000, а максимальный 1111. Чтобы построить счетчик-делитель 10, трех триггеров недостаточно $(10 > 2^3)$, поэтому десятичный счетчик содержит в своей основе четыре триггера, но имеет обратные связи, останавливающие счет при коде 9 = 1001.

Таким обазом, удобно выпускать четырехтриггерные счетчики в двух вариантах: двоичном и десятичном. Примеры таких микросхем — пары: ИЕ6 и ИЕ7; ИЕ16 и ИЕ17. Расширять функции счетчиков можно, видонзменяя их цепи управления. Первоначально счетчики были асинхронными. В асинхронном режиме предыдущий триггер вырабатывает для последующего тактовые импульсы. Такие счетчики иногда называют

счетчиками пульсаций.

В синхронном счетчике все триггеры получают тактовый импульс одновременно, поскольку тактовые входы их соединяются параллельно. Поэтому триггеры переключатся практически одновременно. В счетчике пульсаций каждый триггер вносит в процесс счета определенную задержку, поэтому младшие разряды результирующего кода появляются на выходах триггеров неодновременно, т. е. несинхронно с соответствующим тактовым импульсом. Например, для четырехразрядного счетчика пульсаций выходной параллельный код 1111 появится на выходах триггеров уже после того, как поступит шестнадцатый тактовый импульс, кроме того, эти четыре единицы сформируются неодновременно.

Синхронная схема значительно сложнее асинхронной. На ее выходах данные от каждого разряда появляются одновременно и строго синхронно с последним входным импульсом. В синхронный счетчик разрешается синхронная (с тактовым импульсом) параллельная (в каждый триггер) загрузка начальных данных. Триггерная линейка синхронного счетчика снабжается специальным шифратором, который называется

схемой ускоренного переноса (СУП).

Внутренние логические элементы управления, которыми часто снабжаются счетчики, позволяют сделать процесс счета реверсивным. Согласно команде, подаваемой на вход управления счетом «Больше/меньше», можно либо увеличивать, либо уменьшать на единицу солержимое счетчика при каждом очередном тактовом импульсе. У некоторых счетчиков тактовые входы на увеличение и на уменьшение отдельные.

Сброс данных счетчика, чтобы на всех выходах установнося нулевой код, у одних схем асинхронный R, у других синхронный SR, происходит одновременно с приходом тактового импульса. Имеются счетчики с переменным коэффициентом деления. Устанавливаемый коэффициент деления зависит от кода, набранного на входах управления.

В табл. 1.31 перечислены счетчики ТТЛ, входящие в серии К155, К555, К531.

Таблица 1.31, Счетчики ТТЛ

	÷	<u> </u>	Номер микросхем'я													
Серия	Обозна- чение	2	4	5	6	7	8	9	10	14	15	16	17	13		
K155 KM155 K555 KM555 K531	ИЕ	+	 - - - -	++	+++	+++	+-	+	++	++	++	+	+	+-		
74	_	.90	92	93	192	193	97	160	161	196	197	168	169	163		

Микросхема К155ИЕ2 — четырехразрядный десятичный асинхроний счетчых пульсаций. Внутренняя схема его показана на рис. 1.64, а, а цоколевка на рис. 1.64, б. Первый триггер счетчика DD1.3 (рис. 1.64, а) может работать самостоятельно. Он служит делителем входной частоты в 2 раза. Тактовый вход этого делителя СО (вывод 14), а выход Q0 (вывод 12). Остальные три триггера DD1.4—DD1.6 образуют делитель иа 5. Тактовый вход здесь С1 (вывод 1). Для обоих тактовых входов запускающий перепад отрицательный, т. е. от высокого уровня к низкому.

Счетчик имеет два входа R для синхронного сброса (выводы 6 и 7), а также два синхронных входа S (выводы 2 и 3) для предварительной загрузки в счетчик двоичного кода 1001, соответствующего десятичной цифре 9. Поскольку счетчик K155ИE2 асинхронный, состояния на




Рис. 1.64. Счетчик ИЕ2 (a) и его цоколевка (б)

его выходах Q0—Q3 не могут изменяться одновременно. Если после данного счетчика выходной код требуется дешифрировать, т. е. перевести его в десятичное число, дешифратор должен стробироваться на время этой операции. Иначе из-за неодновременности переключения выходных уровней четырех триггеров могут дешифроваться импульсные помехи (клыки).

Входы синхронного сброса R1 и R2 (двухвходовой элемент И) запрещают действие импульсов по обоим тактовым входам и входам установки S. Импульс, поданный на вход R, дает сброс данных по всем триггерам одновременно. Подачей напряжения на входы S1 и S2 запрещается прохождение на счетчик тактовых импульсов, а также сигналов от входов R1 и R2. На выходах счетчика Q0—Q3 (выводы 12, 9, 8, и 11) устанавливаются напряжения выходных уровней ВННВ, что соответствует коду 1001, т. е. цифре 9.

Чтобы получить на выходах счетчика двоично-десятичный код с весом двоичных разрядов 8-4-2-1, необходимо соединить выводы 12 и 1 (т. е. выход Q0 и вход С1). Входная последовательность подается на тактовый вход С0 (вывод 14). Симметричный счетчик-делитель входной частоты в 10 раз получится, если соединить вывод 11 (выход Q3) с выводом 14 (вход СО). Симметричный способ деления в зарубежной литературе называется bi-quiпату, т. е. в переводе — две пятерки. Выходная последовательность при счете двумя пятерками имеет вид симметричного меандра с уменьшенной в 10 раз частотой. Снимается она с выхода Q0 (вывод 12) микросхемы К155ИЕ2.

Для деления частоты на два используется тактовый вход $\overline{\text{C0}}$ (вывод 14) н выход Q0 (вывод 12). Для деления частоты в 5 раз подаем входную последовательность на вывод 1. Выходной сигнал получаем на выходе Q3 (вывод 11). Внешние перемычки для этих простых делителей не нужны. Счетчик К155ИЕ2 (аналог 7490) имеет ток потребления 53 мА н максимальную тактовую частоту 10 МГц. Аналогичная схема варианта 74LS 90 потребляет ток 15 мА и имеет тактовую частоту до 30 МГц.

Режим работы счетчика K155ИЕ2 можно выбрать по табл. 1.32 (сброс выходных данных в ноль, установка, т. е. загрузка девятки, счет). В табл. 1.33 показаиа последовательность смены напряжений высоких и низких уровией на выходах счетчика K155ИЕ2 в режиме двоично-десятичного счета, когда требуется соединить внешней перемычкой выход Q0 и вход C1 (т. е. выводы 1 и 12).

Микросхема К155ИЕ4 — четырехразрядный двоичный счетчик-делитель на 2, на 6 и на 12. Внутренняя схема его и цоколевка показаны соответственно на рис. 1.65, а, б. Счетчик ИЕ4 состоит из двух_независимых делителей, как и предыдущая микросхема. Если тактовая последовательность с частотой f подана на вход С0 (вывод 14), на выходе Q0 (вывод 12) получим меандр с частотой f/2. Последовательность с частотой f на тактовом входе С1 (вывод 1) запускает делитель на 6, и меандр с частотой f/6 появляется на выходе Q3 (вывод 8). При этом на выводах 11 и 9 имеются сигналы с частотой f/3 (выходы Q1 и Q2). На выводы R1 и R2 подаются команды сброса.

Чтобы построить счетчик с модулем деления 12, требуется соединить делители на 2 и на 6, замкнув выводы 12 и 1. На вход $\overline{C0}$ дается входная частота f, на выходе Q3 получается последовательность симметричных прямоугольных импульсов с частотой f/12. Тактовые запускающие перепады для счетчика K155ИЕ4 — отрицательные, от высокого уровня




Рис. 1.65. Счетчик ИЕ4 (а) и его поколевка (б)

Таблица 1.32. Выбор режима работы счетчика К155ИF2

Вхо	д сбро	са и уста	новки	1	Вь	докі	
R1	R2	SI	S2	Q0	Q1	Q2	Q3
В	В	Н	x	Н	Н	Н	Н
В	В	х	Н	Н	Н	Н	Н
х	х	В	. В	В	Н	H·	В
Н	х	Н	x		Cy	ет	
х	Н	х	Н			»	
Н	х	х	Н			»	
x	Н	В	X.			»	

Таблица 1.33. Последовательность двоично-десятичного счета в микросхеме К155 и F2

_		Вых	юд	
Счет	Q0	Q1	Q2	Q3
0 1 2 3 4 5 6 7 8 9	H B H B H B H B	H H B B H H B B H H	H H H B B B H H	H H H H H H B B

к низкому. Режим работы счетчика ИЕ4 можно выбрать по табл. 1.34. Последовательность смены выходных уровней при счете от 0 до 11 по-казана в табл. 1.35.

Счетчик К155ИЕ4 (аналог 7492) потребляет ток питания 51 мА и работает с тактовой частотой 10 МГц. Для исполнения 74LS92 ток потребления 15 мА, максимальная частота до 10 МГц.

Микросхема К155ИЕ5, как и предыдущие, является четырехразрядным, асинхронным счетчиком пульсаций. Его структурная схема и цоколевка показаны соответственно на рис. 1.66, а, б. Согласно рис. 1.66, а счетчик ИЕ5 имеет две части: делитель на 2 (выход Q0; тактовый вход C0) и делитель на восемь (выходы Q1—Q3; тактовый вход C1). Режим работы счетчика ИЕ5 выбирается по табл. 1.36.

Если микросхема K155ИЕ5 применяется как счетчик-делитель на 16, необходимо соединить выводы 1 и 12. При этом последовательность

Таблица 1.34. Режимы работы счетчика К155ИЕ4

Вход с	броса	1	Вь	Іход	
R1	R2	Q0	QI	Q2	Q3
В	В	Н	Н	Н	Н
H B H	B H H		(Cuer » »	

Таблица 1.36. Режим работы счетчика К155ИЕ5

Вход с	броса		Вь	ход	
R1 '	R2	Q0	Q1	Q2	Q3
В	В	Н	Н	Н	Н
H B H	В Н Н		C	» »	

Таблица 1.35. Последовательность счета для К155ИЕ4

счени д	on Kiooner								
_		Ві	зход						
Счет	Q٦	Q1	Q2	Q3					
0	Н	Н	Н	Н					
1	В	Н	Н	Н					
2	Н	В	Н	Н					
3	В.	В	Н	Н					
4	Н	Н	В	Н					
5	В	Н	В	Н					
6	Н	Н	Н	В					
7	В	Н	Н	В					
8	Н	В	Н	В					
9	В	В	Н	В					
10	Н	Н	В	В					
11	В	Н	В	В					

счета от 0 до 15 (т. е. последовательность смены логических уровней иа выходах Q0—Q3) будет соответствовать табл. 1.37, Другие особенности применения счетчика ИЕ5 соответствуют микросхемам ИЕ2 и ИЕ4. Микросхема К155ИЕ5 (аналог 7493) потребляет ток питания 53 мА и работает с тактовой частотой 10 МГц. Счетчик 74LS93 потребляет ток 15 мА, по входу С0 максимальная частота до 10 МГц и по входу С1 до 32 МГц.

Микросхемы K155ИЕ6 и K155ИЕ7 — четырехразрядные реверсивные счетчики, аналогичные по структуре. Счетчик ИЕ6 (рис. 1.67, а) двоич-





Рис. 1.66. Счетчик ИЕ5 (а) и его цоколевка (б)

Таблица 1.37. Последовательность счета К155ИЕ5

_		F	Выход			Выход					
Счег	Q٦	Q1	Q2	Q3	Счет	Q0	Q0 Q1 Q2	Q3			
0 1 2 3 4 5 6	H B H B H B	H H B B H H B	H H H B B B	H H H H H H	8 9 10 11 12 13 14	H B H B H B	H H B B H H B	H H H B B B	B B B B B B		






Рис. 1.67. Счетчики ИЕ6, ИЕ7

но-десятичный, а счетчик ИЕ7 (рис. 1.67, б) — двоичный. Внутреннюю схему счетчика К155ИЕ7 можно изучить по рис. 1.67, в. На рис. 1.67, г показана цоколевка этих счетчиков. Импульсные тактовые входы для счета на увеличение Ст. (вывод 5) и на уменьшение Ср. (вывод 4) в этих микросхемах раздельные. Состояние счетчика меняется по положительным перепадам тактовых импульсов от низкого уровня к высокому

на каждом из этих тактовых входов.

Для упрощения построения счетчиков с числом разрядов, превышающим четыре, обе микросхемы имеют выводы окончання счета на увеличение $(\overline{TC}_{11}, вывод 12)$ и на уменьшение $(\overline{TC}_{D}, вывод 13)$. От этих выводов берутся тактовые сигналы переноса и заема для последующего и от предыдущего четырехразрядного счетчика. Дополнительной логики при последовательном соединении этих счетчиков не требуется: выводы ТСи и ТСр предыдущей микросхемы присоединяются к выводам Си и Ср последующей. По входам разрешения параллельной загрузки РЕ и сброса R запрещается действие тактовой последовательности и даются команды загрузки четырехразрядного кода в счетчик или его сброса.

В микросхемах ИЕ6 и ИЕ7 счетчики основаны на четырех двухступенчатых триггерах «мастер-помощник». Десятичный счетчик отличается от двоичного (см. его схему на рис. 1.67, в) внутренней логикой; управляющей триггерами. Счетчики можно переводить в режимы сброса, параллельной загрузки, а также синхронного счета на увеличение и умень-

шение.

Если на вход С_D подается импульсный перепад от низкого уровня к высокому (дается команда на уменьшение - down), от содержимого счетчика вычитается 1. Аналогичный перепад, поданный на входе Си, увеличивает (up) счет на 1. Если для счета используется один на этих входов, на другом тактовом входе следует зафиксировать напряжение высокого логического уровня. Первый триггер счетчика не может переключиться, если на его тактовом входе зафиксировано напряжение низкого уровня. Во избежание ошибок менять направление счета следует в моменты, когда запускающий тактовый импульс перешел на высокий уровень, т. е. во время плоской вершины импульса.

На выходах $\overline{\text{TC}}_{11}$ (окончание счета на увеличение, вывод 12) и $\overline{\text{TC}}_{D}$ (окончание счета на уменьшение, вывод 13) нормальный уровень — высокий. Если счет достиг максимума (цифра 9 для ИЕ6 и 15 для ИЕ7), с приходом следующего тактового перепада на вход Ст от высокого уровня к низкому (более 9 или более 15) на выходе \overline{TC}_{11} появится низкое напряжение. После возврата напряжения на тактовом входе Ст. к высокому уровню напряжение на выходе ТСр останется низким еще на время, соответствующее двойной задержке переключения логического

элемента ТТЛ.

Аналогично на выходе $\overline{\text{TC}}_{\mathbf{D}}$ появляется напряжение низкого уровня, если на вход Ср пришел счетный перепад низкого уровня. Импульсные перепады от выходов \overline{TC}_U и \overline{TC}_D служат, таким образом, как тактовые для последующих входов C_{II} и C_{D} при конструировании счетчиков более высокого порядка. Такие многокаскадные соединения счетчиков ИЕ6 и ИЕ7 не полностью синхронные, поскольку на последующую микросхему тактовый импульс передается с двойной задержкой переключения.

Если на вход разрешения параллельной загрузки \overrightarrow{PE} (вывод 11) подать напряжение низкого уровня, то код, зафиксированный ранее на параллельных входах D0—D3 (выводы 15, 1, 10 н 9), загружается в счетчик и появляется на его выходах Q0—Q3 (выводы 3, 2, 6 и 7) независимо от сигналов на тактовых входах. Следовательно, операция параллельной загрузки — асинхронная.

Параллельный запуск триггеров запрещается, если на вход сброса R (вывод 14) подано напряжение высокого уровия. На всех выходах Q установится низкий уровень. Если во время (и после) операций сброса и загрузки придет тактовый перепад (от Н к В), микросхема примет его как счетный.

Счетчики Қ155ИЕ6 (74192) и Қ155ИЕ7 (74193) потребляют ток 102 мА. Маломощные варианты этих микросхем с переходами Шотки имеют ток потребления 34 мА. Максимальная тактовая частота 25 МГи; время задержки распространения сигиала от входа $\overline{\text{C}}_{\text{U}}$ до выхода $\overline{\text{TC}}_{\text{U}}$ 26 нс, аналогичные задержки от входа $\overline{\text{PE}}$ до выхода $\overline{\text{Q3}}$ составляют

40 нс. Время действия сигнала сброса (от входа R до выходов Q) 35 нс. На рис 168 а показана днаграмма работы десятичного счетчика ИЕ6, где обозиачены логические переходы сигналов при счете на увеличение и уменьшение. Кольцевой счет возможен в пределах 0...9, остальные шесть состояний триггерам запрещены, Кольцо счета для двоичного счетчика ИЕ7 внутренних запретов не имеет (см. рис. 1.68, б). Составив




Рис. 1.68. Диаграммы работы счетчиков ИЕ6, ИЕ7

определенную комбинацию входных сигналов, по табл. 1.38 можно выбрать один из четырех режимов работы счетчика ИЕ6. Счет на увеличение здесь закончится при выходном коде ВННВ (9), уменьшение — при НННН (0). Аналогичные операции со счетчиком ИЕ7 позволяет проводить табл. 1.39. Окончанию счета на увеличение здесь соответствует код ВВВВ (15), а на уменьшение — НННН (0).

Микросхема К155ИЕ8 (рис. 1.69) — программируемый счетчик с входом для переключения коэффициента, на который можно разделить входную тактовую частоту. Счетчик имеет комплементарные выходы Q и \overline{Q} , а также выход переноса $\overline{C}_{\text{вых}}$ (после подсчета 63-го импульса). Тактовая частота подается на вход C (активный перепад — положительный). Максимальный коэффициент деления счетчика ИЕ8 — 64. Для уменьшения этого коэффициента служат шесть входов поразрядного разрешения: E0—E5.

Выходиую частоту можно рассчитать по уравнению:

$$f_{BMX} = (f/64) (E5 \cdot 2^5 + E4 \cdot 2^4 + E3 \cdot 2^3 + E2 \cdot 2^2 + + E1 \cdot 2^1 + E0 \cdot 2^0).$$
 (1.7)

Таблица 1.38. Режимы счетчиков ИЕ6

				Bx	ЭД						В	ыход		
Режим	R	č	c_U	СD	מס	DI	D2	Dβ	Q0	Q1	Q2	Q3	τ̄cυ	īc _D
Сброс	B B	x x	x x	H B	x x	x x	x	X X	H H	H H	H H	H H	B B	H B
Параляельная загрузка	Н Н Н	H H H H	x x H B	H B x	H H B	H H x	H H x	H H B	H H	H H Qn Qn	H H = D ₁ = D ₁	H	В В Н В	H B B
Счет на увели- чение	Н	В	†	В	х	х	х	х	Счен	т на ие	ув	ели-	В	В
Счет на умень-	Н	В	В	†	x	х	х	X	Сче шен	ет на	з ум	ень.	В	В




Рис. 1.69. Счетчик K155 ИЕ8 (a). и его цоколевка (б)

Здесь E0-E5- данные на входах разрешения, причем значение каждого коэффициента E_1 может быть 1 или 0.

Сигнал разрешения по входу \overrightarrow{El} подается на вывод 11. Остановить деление можно, подав на вход \overrightarrow{S} (вывод 10) напряжение высокого уровня. Активные напряжения низкого уровня, данные по входам \overrightarrow{El} и \overrightarrow{S} разрешают счет. Общий сброс с остановкой деления осуществляется высоким уровнем по входу R (вывод 13). Для последовательного соедине.

Таблица 1.39. Режимы счетчика ИЕ7

				B	юд		•				В	ыход		
Режим	R	ō	c _U	СD	Dθ	DΙ	D2	Db	Q0	QI	Ų	QЗ	τ̄cυ	īc,
Сброс	B B	x x	x x	H B	x x	x x	x x	x x	H H	H H	H	H H	ВВ	H B
Параллельная загрузка	H H H	H H H	x x H B	H B x	H H B	B , B H B	Н В В							
Счет на увеличение	Н	В	†	В	х	х	х	х	Сче чен	т на ие	ув	ели-	В	P
Счет на умень-	Н	В	В	†	x	х	х	х	Сче	т на	ум	ень-	В	1

Таблица 1.40. Состояния счетчика ИЕ8

					Вх	од						Выход	
_		=			-				им- 3 н.			ьсов Роз	, pp.
R	ĒĪ	Š	£5	£4	E3	E2	Eı	E0	Число и пульсов входе С	CEP	Ō	Q	- GRIX (≠b3
B H H H H H H H H H H H	х Н Н Н Н Н Н Н Н	B H H H H H	х Н Н Н Н В В В	х Н Н Н Н В Н В	х Н Н Н В Н В В	х Н Н В Н Н В Н В	x H B H H H B H	x H B H H H H B	x 64 64 64 64 64 64 64 64 64	888888888 888888	H H 1 2 4 8 16 32 63 40 B	B B 1 2 4 8 16 32 63 40 63	B 1 1 1 1

ния счетчиков ИЕ8 служит вход СЕР (наращивание). Если сигнал СЕР-Н, на выходе Q установится напряжение высокого уровня.

В табл. 1.40 даны примеры состояний счетчика ИЕ8. Первая строка эдесь показывает фазировку сигналов при сбросе (на R и S поданы напряжения высокого уровия). Последующие восемь строк — это примеры установки разных коэффициентов деления, точнее, в данных этой таблицы высоким уровнем последовательно опрашиваются входы разрешения Е0 — Е5. Десятая строка показывает пример получения числа выход-




Рис. 1.70. Счетчик ИЕ9 (a), его цоколевка (b) и схема соединения четырех микросхем (b)

ных импульсов 40 (число входиых импульсов 64), ио на входах Е5 и Е3 присутствуют напряжения высокого уровня — единицы, на остальных

входах — 0; подставьте эти данные в ф-лу (1.7).

Микросхема К155ИЕ9 (рис. 1.70) — декадный двоично-десятичный счетчик. Он запускается положительным перепадом тактового импульса и имеет синхронную загрузку (предварительную установку каждого триггера). Несколько счетчиков ИЕ9 образуют синхронный многодекадный счетчик. Сброс всех триггеров асинхронный по общему входу сброса \overline{R} .

Принципиальная схема высокоскоростного синхронного счетчика отличается внутренней логнкой ускоренного переноса и тем, что все триггеры получают перепад тактового импульса одновременно. Изменения выходных состояний триггеров совпадают по времени, поэтому в выходных импульсных последовательностях нет пиковых помех (клыков). Запускающий тактовый фронт импульса — положительный, причем для варианта этой микросхемы с переходами Шотки буферный элемент тактового входа имеет порог Шмитта с гистерезисом ∓ 400 мВ (см. рис. 1.32, δ), что уменьшает чувствительность к импульсным помехам, а также обеспечивает устойчивое переключение триггеров при медленно нарастающем перепаде тактового импульса.

Счетчик ИЕ9 — полностью программируемый, поскольку на каждом из его выходов можно установить требуемый логический уровень. Такая предварительная установка происходит синхронно с перепадом тактового импульса и не зависит от того, какой уровень присутствует на входах разрешения счета СЕР и СЕТ. Напряжение низкого уровня, поступившее иа вход параллельной загрузки \overline{PE} , останавливает счет и разрешает подготовленным на входах D0—D3 данным загрузиться в счетчик в момент прихода следующего перепада тактового импульса (от

уровия Н к В).

Сброс у счетчика ИЕ9 — асинхроиный. Если на общий вход сброса \overline{R} поступило напряжение низкого уровня, на выходах всех четырех триггеров устанавливаются низкие уровни иезависимо от сигналов на входах С, \overline{PE} , СЕТ и СЕР. Виутренняя схема ускоренного переноса необходима для сиихронизации многодекадной цепи счетчиков ИЕ9. Специально для сиихронного каскадирования микросхема имеет два входа разрешения: СЕР (параллельный) и СЕТ (вспомогательный, с условным названием «трюковый»), а также выход ТС (окончанне счета).

Счетчик считает тактовые импульсы, если на обоих его входах СЕР и СЕТ напряжение высокого уровня. Вход СЕТ последующего счетчика получает разрешение счета в виде напряжения высокого уровия от выхода ТС предыдущего счетчика. Длительность высоких уровней на выходе ТС примерио соответствует длительности высокого уровня на выходе Q0 предыдущего счетчика.

На рис. 1.70, в показана схема соединения четырех микросхем ИЕ9

в быстрый сиихроиный 16-разрядный счетчик.

Для счетчиков ИЕ9 не допускаются перепады от высокого уровня к низкому на входах СЕР и СЕТ, если на тактовом входе присутствует напряжение низкого уровня. Нельзя подавать положительный перепад на вход РЕ, если на тактовом входе присутствует напряжение низкого уровня, а на входах СЕР и СЕТ — высокого (во время перепада или перед ним). Сигиалы на входах СЕР и СЕТ можно изменять, если на тактовом входе С присутствует напряжение низкого уровня. Когда на входе РЕ появляется высокий уровень, а входы СЕ не активны (т. е. не используем СЕР и СЕТ и на них остается низкий уровень), то вместе с

7 - 788

последующим положительным перепадом тактового импульса на выходах Q0—Q3 появится код от входов D0—D3.

Запуская напряжениями высокого уровня входы СЕТ и СЕР во время низкоуровневой части тактового периода, получим на выходах наложение кодов загрузки и внутреннего счета. Если во время низкоуровневой части периода тактовой последовательности на входы СЕТ, СЕР и РЕ поданы положительные перепады, нарастающие от низкого уровня к высокому, тактовый перепад изменит код на выходах Q0—Q3 на последующий.

При входных сигналах высокого уровня счетчик К155ИЕ9 (74160) потребляет ток питания 94 мА, К555ИЕ9 (74 LS160A) 32 мА; если все выходные сигналы имеют низкий уровень, то 101 и 32 мА соответственно. Максимальная частота счета 25 МГц. Время распространения сигнала от входа С до выхода ТС («Счет закончен») составляет 35 и 27 нс, а время сброса (от входа \overline{R} до выходов Q) 38 и 28 нс для обычного нсполнения и варианта Шотки.

Режим работы счетчика ИЕ9 можно выбрать согласно табл. 1.41. На выходе ТС появится напряжение высокого уровня, если выходной код счетчика ВННВ (т. е. 9), а на входе СЕТ напряжение высокого уровня.

Таблица 1.41. Режимы работы счетчика ИЕ9

	1		Выход					
Режим	Ŕ	С	CEP	CET	PE	D _n	Q _n	TC
Сброс Параллельная загрузка Счет Хранение	H B B B B	x † † * x	X X X B H	X X X B X	X H H B	X H B X X	H H B Cuer q _n q _n	H H B B B

Микросхема К555ИЕ10 — двоичный счетчик по структуре аналогичен ИЕ9 (запускается положительным перепадом, имеет синхронную запись — предустановку). Внутренняя схема счетчика ИЕ10 (вариант Шотки) показана на рис. 1.71, а, его цоколевка на рис. 1.71, б. Режим работы этого счетчика можно выбрать по табл. 1.41. Однако сигиал окоичания счета ТС появится, когда на выходах Q все уровни окажутся высокими (код ВВВВ, т.е. 15). Для построения синхронных многокаскадных счетчиков ИЕ10 можно использовать схемой на рис. 1.70, в. Счетчик К555ИЕ10 потребляет от источника питания ток 32 мА. Максимальная тактовая частота счета 25 МГц.

Микросхема К555ИЕ18 (74163) — четырехразрядный, двоичный, синхронный счетчик. Он отличается от счетчика ИЕ10 синхронным входом сброса данных. Цоколевка его показана на рис. 1.71, б. Назначение выводов и их функция, кроме вывода \overline{SR} (вывод 1), такие же, как и у микросхемы ИЕ10. Перед синхронным сбросом согласно табл. 1.42 на вход \overline{SR} подается напряжение низкого уровня. С этого момента другие входы управления перестают принимать сигнал, Вход \overline{SR} активный, ои сбра-




Рис. 1.71. Счетчик ИЕ10 (a) и его цоколевка (б)

сывает данные только во время положительного перепада тактового импульса. Низкое напряжение на входе \overline{SR} должно быть полностью зафиксировано до прихода положительного перепада сигнала на вход С. Счетчик в обычиом варианте потребляет ток питания 101 мА (для 74163), в варианте LS (К555ИЕ18) 32 мА.

Микросхема К531ИЕ14 (рис. 1.72) — декадный асинхронный счетчик пульсаций. Он состоит из делителя на 2 (первый триггер, выход Q0, вывод 5) и делителя на 5 (выходы Q1—Q3). Оба делителя имеют отдельные тактовые входы: $\overline{C0}$ (вывод 8) и $\overline{C1}$ (вывод 6). Нагрузочная способность выхода Q0 повышена, так как к нему дополнительно присоединяют вход $\overline{C1}$.

Состояния счетчика меняются по отрицательному перепаду тактового

Таблица 1.42. Состояния счетчика К555ИЕ18

.I		Вход									
Режим работы	ŚR	c	CEP	CET	PE	D _n	Qn	тс			
Сброс Параллельная загрузка Счет Хранение	H B B B	† † † * *	х х х в и	X X X B X	X H H B	X H B X	H H B Cчет q _n	H H B B B			

импульса. Из-за внутренинх задержек переключения триггеров состояния выходов не могут устанавливаться строго одновременно. Как и для других асинхронных счетчиков, подключаемый в выходам дешифратор должен иметь разрешение по выходу, чтобы не передавать в шину данных ложные коды, которые могут возникнуть при смене внутреннего кода.




Рис. 1.72. Счетчик ИЕ14 (а) и его цоколевка (б)

Режим работы счетчика можно выбрать по табл. 1.43. От этого десятичного счетчика можно получить две последовательности счета. Дво-ично-десятичную выходную последовательность можно получить, если подать тактовые импульсы на вход $\overline{C0}$ и соединить выводы 5 и 6 (т. е. выход $\overline{C0}$ и вход $\overline{C1}$). Если необходимо поделить входную частоту в

Таблица 1.43(а). Выбор режимов счетчика К531ИЕ14

	•	Вход						
Режим работы	R	PE	G	D _n	$Q_{\mathbf{n}}$			
Сброс Параллельная загрузка Счет	H B B B	x H H B	x x x	x H B	H H B Cuer			

Таблица 1.43(б). Последовательность счета для К531 ИЕ14

	-ончноа	десятич	ная		Симметрия						
Число	Q3	Q 2	Ql	Q ə	Число	Q0	Q1	$\mathbf{Q}2$	Q3		
0 1 2 3 4 5 6 7 8 9	H H H H H H B B	H H H B B B H H	H B B H H B H	H B H B H B H B	0 1 2 3 4 5 6 7 8 9	H H H H B B B B	H H H B H H H B	H B B H H B B	H B H H H B H		

10 раз и получить при этом симметричный выходной меандр, т. е. считать двумя пятерками (режим bi-quinary, см. рис. 1.64, a), следует подать импульсы с частотой f на вход $\overline{C1}$, a от выхода Q3 снять тактовый сигнал для входа $\overline{C0}$. На выходе Q0 получим прямоугольные импульсы с частотой f/10 и скважностью 1:2. При счете двумя пятерками максимальная скорость счета снижается нз-за задержек в логической части делителя на 5.

Вход сброса счетчика ИЕ14 имеет низкий активный уровень. Сигиалом $\overline{R}=H$ запрещается работа всем входам счетчика, а на всех выходах появляется напряжение ннзкого уровня. Сброс здесь асинхронный. Котда на вход разрешения параллельной загрузки \overline{PE} подано напряженне ннзкого уровня, действие тактовых входов запрещается. Данные, присутствующие на входах D0—Q3, загружаются параллельно в триггеры счетчика.

Счетчик ИЕ14 удобно использовать как фиксирующую, отображающую код (по-другому, четырехбитовый байт) защелку. Еслн коды на входах D0—D3 постояино меняются, то выборки из этой последовательности цифровых слов будут отображаться на выходах, когда иа вход РЕ дается напряжение низкого уровня. Счетчик К531ИЕ14 имеет ток потреблення 88 мА, максимальная тактовая частота его достигает 80 МГц по входу \overline{CO} и 40 МГц по входу \overline{CI} . Наибольшее время задерж-




Рис. 1.73. Счетчики ИЕ16 и ИЕ17

ки распространения сигнала от входа $\overline{C1}$ до выхода Q2 25 нс, от входов D до выхода Q 20 нс, время сброса (от входа \overline{R} до выхода Q) 15 нс.

Микросхемы K531ИЕ16 и K531ИЕ17— синхронные, реверсивные счетчики. Счетчик ИЕ16— декадный, двоично-десятичный (формат кода 8-4-2-1), счетчик ИЕ17— четырехразрядный, двоичный. На рис. 1.73, а показана принципиальная схема двоичного счетчика ИЕ17. Счетчик ИЕ16 имеет другую логику управления и ускоренного переноса. Цоколевки и назначение выводов у этих счетчиков одинаковые (рис. 1.73, б). Поскольку эти счетчики реверсивные, полезно сравнить их устройство со структурами счетчиков К155ИЕ6 и К155ИЕ7 (рис. 1.67).

Тактовый вход у счетчиков ИЕ16 и ИЕ17 работает по положительному перепаду импульса. На вход параллельного разрешения \overline{PE} (активный уровень — низкий) подается команда параллельной записи данных, подготовленных на входах D0—Q1. Как и у других синхронных счетчиков, имеются два входа каскадирования: \overline{CEP} — параллельное разрешение счета и \overline{CET} — трюковый вход разрешения счета. Для этнх

входов активные уровни - низкие.

Для переключения направления счетчика служит вход команды U/\overline{D} (Больше/Меньше). Счет возрастает, пока на вход U/\overline{D} дается напряжение высокого уровня. Если командой U/\overline{D} является напряжение низкого уровня, то содержимое счетчика будет уменьшаться. После окончання счета на выходе \overline{TC} появится напряжение низкого активного уровня.

Все состояния на выходах Q0—Q3 счетчиков ИЕ16 и ИЕ17 сменяются строго в соответствии с положительным перепадом тактового импульса. Триггеры переключаются одновременно, поэтому выходные импульсные перепады совпадут. Предварительная установка байта происходит независимо от логических уровней, присутствующих на входах разрешения счета. Если на вход разрешения параллельиой загрузки РЕ дать напряжение низкого уровня, счет запрещается. По следующему положительному тактовому перепаду в счетчик поступят данные от входов D0—D3. Схема соединения счетчиков ИЕ16 и ИЕ17 показана на рнс. 1.74.

У счетчика DD1 входы разрешения CEP и CET принимают низкие уровни (заземлены). Для разрешения работы счетчику DD2 по его входу CEP используются напряжение низкого уровня от выходного импульса




Рис. 1.74. Схема соединения счетчиков ИЕ16 и ИЕ17

«Счет окончен» на выводе \overline{TC} . Схемы присоединения последующих каскадов — аналогичные. Режнмы работы счетчиков HE16 н HE17 можно установить, пользуясь табл. 1.44. В колонке данных \overline{TC} сноской*) обозначено состояние: уровень на выходе \overline{TC} окажется низким, если на входе \overline{CET} присутствует напряжение низкого уровня, а счет закончен.

Таблица 1,44. Состояния счетчиков К531ИЕ16 и К531ИЕ17

_			Вх	Выход				
Режим	С	U/D	CEP	CET	PE	D _n	Qn	TC
Параллельная загрузка Счет на увеличение Счет на уменьшение Храненне	† † † †	X X B H X	х н и в	х х и х в	H H B B	H B X X X	Н В Увеличение Уменьшение Фп	1* 1* 1* 1* B

Счетчик ИЕ16 заканчивает счет на увеличение, когда на выходах накапливается код ВННВ (т. е. цифровой эквнвалент 9). Для счетчика ИЕ17 максимальный выходной код ВВВВ (15). Счет на уменьшение происходит до минимального кода НННН (т. е. до иуля).

1.15. РЕГИСТРЫ ТТЛ

Регистр — это линейка из нескольких триггеров, в которой в отличие от счетчиков-делителей нет внутреиних запрещающих обратных связей. Регистры применяются для накопления и сдвига данных. Регистры, снабженные виешними перемычками, можно использовать как делители частоты.

В простейшем регистре триггеры соединены последовательно: выходы Q и Q предыдущего триггера передают бит данных на входы R и S последующего. Все тактовые входы C триггеров соединены параллельно. При таком включении единица, записанная в виде напряжений низкого и высокого уровней по входам R и S первого триггера, после подачи одного тактового импульса перейдет во второй триггер, затем во время следующего тактового импульса она попадет в третий триггер и так проследует далее, до конца регистра.

Аналогично продвигается по регистру многоразрядное слово: оио поразрядно вводится на входы R и S первого триггера. Простейший регистр имеет один вход и один выход — последовательные. Вход управления также единственный — тактовый, Еслн ко входу каждого триггера добавнть разрешающую логику, можио получить дополнительные, так называемые параллельные входы одновременной загрузки байта в регистр. Здесь, как правило, используются дополнительные защелки, где фиксируются данные, поступившие на входы после прихода тактового импульса. В такую схему добавляется вход разрешения записи.

Можно предусмотреть также логическую схему параллельного ото-

бражения на выходах состояння каждого триггера. Тогда после заполнения регистра от последовательного или параллельных входов, по команде разрешения выхода накопленное цифровое слово можно отобразить поразрядно сразу на всех параллельных выходах. Для удобства поочередной выдачи данных от таких регистров — буферных накопителей в шнну данных обрабатывающего устройства — процессора — параллельные выходы регистров снабжаются выходными буферными усилителями, имеющими третье, разомкнутое Z-состояние. По многопроводной шине данных процессор получит цифровое слово — байт от выходов того регистра, которому дана команда разрешения выдачн.

Регистры, как реверсивные счетчики, могут быть двунаправленными: загруженное слово можно сдвигать по линейке триггеров как вправо, так н влево. Для включения режимов сдвига влево нли вправо служит

специальный вход команды.

Существуют многорежимные регистры. Их входные и выходные линин данных объединены и образуют так называемый порт данных. Это озиачает, что от шины данных процессора приходит один провод (а не два), который по комаиде служит или входным или выходиым. Число сигнальных входов и выходов микросхемы за счет портовой организации можио уменьшить в 2 раза (см. также устройство ДНШУ на рис. 1.17).

Однотипные регистры могут различаться функциями отдельных входов: синхронным нли асинхронным сбросом, инверсными или прямыми входами, наличием выводов наращивания. Существуют специализированиые регистровые микросхемы средиего уровня интеграции, например регистры последовательного приближения для построения АЦП. В табл. 1.45 представлена номенклатура регистровых микросхем, рассматриваемых в этом параграфе. Данные регистра К555ИР26 см. в § 1.19.

Микросхема K155 ИР1 (рис. 1.75) — четырехразрядный, сдвиговый регистр. Он имеет последовательный вход даиных SI (вывод 1), четыре параллельных входа D0—D3 (выводы 2—5), а также четыре выхода Q0—Q3 (выводы 13—10) от каждого из триггеров (рис. 1.75, а). Регистр имеет два тактовых входа CI и C2. От любого из пяти входов данных код поступит на выходы синхронио с отрицательным перепадом, подаиным иа выбранный тактовый вход.

Вход разрешения параллельной загрузки \overline{PE} служит для выбора режима работы регистра. Если на вход \overline{PE} дается напряжение высокого уровня, разрешается работа тактовому входу $\overline{C2}$. В момент прихода на этот вход отрицательного перепада тактового импульса в регистр загружаются даниые от параллельных входов D0—D3.

Если на вход РЕ подано напряжение низкого уровня, разрешается работа тактовому входу С1. Отрицательные фронты последовательности тактовых импульсов сдвигают даиные от последовательного входа SI на выход Q0, затем на Q1, Q2 и Q3, т. е. вправо. Сдвиг данных по регистру влево получится, если соединить выход Q3 и вход D2, Q2 и D1, Q1 и D0. Регистр надо перевести в параллельный режим, подав на вход РЕ напряжение высокого уровия. Напряжение на входе \overline{PE} можно меиять только, если на обоих тактовых входах уровни иизкие. Однако если на входе $\overline{C1}$ напряжение низкого уровня, перемена сигнала на входе \overline{PE} от низкого уровня к высокому не меияет состояния выходов.

Обычный вариант микросхемы К155ИР1 имеет ток потребления 63 мА, с переходами Шотки 21 мА. Максимальная тактовая частота 25 МГц. Возможные режимы работы регистра ИР1 следует выбирать

по табл. 1.46.

Таблица 1.45. Регистры ТТЛ

Серия	Обозна-			Номер					
	чение	1	8	9	11	12	13	15	16
K155 KM155 K555 KM555 K531	ИР	+++	+	++	++++	+	+	+++	+
74	-	95	164	165	194	195	198	173	295




Рис. 1.75. Регистр К155ИР1 (а) и его цоколевка (б)

Аналог DM2504. Аналоги из серии AM25S. См. §1.19, рис. 1.124.

микро	хемы				****					
17	18	19	20	22	23	24	25	26***	27	28
+							K533			
				+	+			+	+	+
	+	-+-	+	+	+	+				
*	07**	08**	09**	373	374	299	395	670	377	32

Таблица 1.46. Состояния регистра К155ИР1

		В	юд	4	Ві	ыход					
		6	Г	Іаралл	ельны	e 	-				
PE	C ²	<u>C1</u>	Последо- ватель- ный SI	D0	D1	,D2	D3	Q0	Q1	Q2	Q3
В	В	x	x	x	x	x	x	Q _{Ao}	Q_{BO}	Q _{Co}	Q_{Do}
В	↓	x	х	a	b	c	d	a	b	l c	d
В	ţ	X	х	Q_{B}	Q_C	Q_{D}	d	Q_{Bn}	Q_{Cn}	Q_{Dn}	d
Н	H	В	х	x	x	X	x	Q_{Ao}	Q_{Bo}	Q_{Co}	Q_{D_0}
H	x		В	x	x	x	x	В	Q_{An}	Q_{Bn}	Q_{Cn}
Н	x	↓	Н	x	x	x	x	Н	Q_{An}	Q_{Bn}	Q _{Cn}
†	Н	Н	х	x	x	x	x	Q_{Ao}	Q_{Bo}	Q_{Co}	Q_{Do}
	Н	Н	х	x	x	x	x	Q_{Ao}	Q_{Bo}	Q_{Co}	Q_{Do}
1	Н	В	х	x	x	x	x	Q _{Ao}	Q_{Bo}	Q _{Co}	Q_{D_0}
†	В	Н	х	x	x	x	x	Q_{Ao}	Q_{Bo}	Q_{Co}	Q_{Do}
1	В	В	х	x	x	x	x	Q _{Ao}	Q_{Bo}	Q_{Co}	Q_{D_0}
•								1		, ,	

Микросхема К555ИР11 (рис. 1.76) — универсальный четырехразрядный сдвиговый регистр, с помощью которого можно строго синхронно сдвигать цифровое слово вправо и влево. Таким образом, регистры с обозначением ИР11 — двунаправленные. Время переходных процессов при сдвиге данных не превышает 20 нс для обычного исполнения и варианта К555, т. е. LS; для варианта S это время снижается до 12 нс.

Регистр К555ИР11 может выполиять целый ряд функций, поскольку сиабжен несколькими входами выбора режимов: S0, S1, DSR, DSL (рис. 1.76, а). Если иа входы выбора S0 и S1 поданы напряжения низкого уровня, код регистра сохраняется, задерживается. При напряже-




Рис. 1.76. Регистр ИР11 (а) и его цоколевка (б)

ниях высокого уровня на этих входах данные от параллельных входов D0—D3 будут загружены в регистр н появятся поэтому на выходах Q0—Q3 в момент последующего положительного перепада тактового импульса.

При напряжении иизкого уровня на входе S1 и высокого на S0, код поступающий на вход последовательных данных DSR, сдвигается по регистру вправо (от Q0 к Q3). При обратиом соотношении уровией на

входах S1 и S0 код принимается последовательным входом DSL и затем при каждом положительном перепаде тактовых импульсов сдвигается влево, т. е. от Q3 к Q0.

Поскольку режимы хранения, загрузки и сдвига синхронные, следует фиксировать момент вводных команд управления режимами. Если на вход \overline{R} подается напряжение низкого уровня, происходит сброс данных и на выходах Q0—Q3 появляются напряжения низкого уровня.

Ток потребления регистра K531ИР11 равен 135 мА, K555ЙР11 23 мА. Регистр K155ИР11 потребляет ток 63 мА, его тактовая частота равна 25 МГц. Регистр K531ИР11 может работать с тактовой частотой до 70 МГц. Режимы работы регистров ИР11 представлены в табл. 1.47,

Таблица 1.47. Состояния регистра К531ИР11


			Выход						
Режим работы	С	R	Sı	S ₀	DSR	DSL	D _n	Q0 Q1	Q2 Q3
Сброс Храненне Сдвиг влево Сдвиг вправо Параллельная эагрузка	X X ↑ ↑ ↑ ↑ ↑	H B B B B B	Х И В В Н Н	Х Н Н И В	X X X H B	х н х х х	x x x x x x x	H H q ₀ q ₁ q ₁ q ₂ q ₁ q ₂ q ₁ q ₀ B q ₀ d ₀ d ₁	H H q ₂ q ₃ q ₃ H q ₃ B q ₁ q ₂ q ₁ q ₂ d ₂ d ₃

Микросхема К531ИР12 (рис. 1.77) — регистр для скоростных операций: сдвига, счета, накопления, взаимного параллельно-последовательного преобразования цифровых слов. С помощью входа \overline{PE} можно загружать параллельные даиные, а также сдвигать их вправо. Если на входе \overline{PE} присутствует напряжение высокого уровня, через входы первого триггера J и \overline{K} (выводы 2 и 3, рис. 1.77, a) в регистр вводятся последовательные даиные. Вход J имеет высокий активный уровень, вход \overline{K} — низкий, если эти входы соединить, получим простой D-вход. Даиные сдвигаются в направлении от Q0 к Q1, Q2, а затем к Q3 согласно каждому положительному перепаду на тактовом входе C (вывод 10).

Если на входе \overline{PE} присутствует напряжение низкого (активного) уровня, все четыре триггера запускаются одиим тактовым перепадом (от инзкого уровня к высокому). Тогда данные от параллельных входов D0—D3 передаются на соответствующие выходы Q0—Q3. Сдвиг данных влево получается в схеме, где каждый выход Q_n соединен внешней перемычкой со входом D_{n-1} . Напряжение на входе \overline{PE} надо зафиксировать на низком уровне.

Из-за того, что все операции в регистре ИР12 строго синхронны н запускается он фронтом импульса, логические уровни на входах J, \overline{K} , D_n , \overline{PE} можно без ограничений менять, пока не пришел фронт запуска. Низким уровнем на входе \overline{R} все выходные сигналы устанавливаются на низкий уровень.

Напряжение низкого уровня на входе \overline{R} означает запрет прохождения тактового импульса С. Для правильного сброса данных надо выбрать



Рнс. 1.77. Регистр K531ИР12 (a) и его цоколевка (б)

момент, когда на входе С присутствует напряжение низкого уровня. Необходимый режим работы регистра ИР12 можно выбрать по табл. 1.48. Регистр 74195 потребляет ток 63 мА (максимальная частота 30 МГп), К531ИР12 109 мА (частота более 70 МГп) и 74LS195 21 мА (30 МГп). Микросхема К155ИР13 (рис. 1.78) — универсальный, восьмиразрядный, синхронный регнстр сдвига, Каждая операция продолжается в ре-

Таблица 1.48. Состояния регистра Қ531ИР12

Режим работы			В	ход		Выход				
		С	PE	JΚ	Dn	Q 0	Q1	Q2	Q3	Q3
Асинхронный сброс	Н	x	x	хх	x	Н	Н	Н	Н	В
Сдвиг и установка по	В	†	В	вв	х	В	$\mathbf{q_0}$	$\mathbf{q_1}$	$\mathbf{q_2}$	\overline{q}_2
первому каскаду Сдвиг и сброс по первому	В	1	В	нн	x	Н	$\mathbf{q_0}$	$\mathbf{q_{i}}$	$\mathbf{q_2}$	\overline{q}_2
каскаду Сдвиг и переключение	В	1	В	вн	х	\overline{q}_0	$\mathbf{q_0}$	$\mathbf{q_{1}}$	$\mathbf{q_2}$	\overline{q}_2
первого каскада Сдвиг и хранение в первом каскаде	В	1	В	нв	х	q_0	$\mathbf{q_0}$	$\mathbf{q_1}$	$\mathbf{q_2}$	\overline{q}_2
Параллельная загрузка	В	†	H	хх	d _n	đ _o	$\ell^!\dot{1}$	d_2	d_3	\overline{d}_3

гистре не более 20 нс, поэтому он пригоден для обслуживания скоростных процессоров и ЗУ как буферный накопитель байта. Синхронную работу регистру обеспечивают специальные входы выбора режима S0 и S1. В табл. 1.49 указаны сочетания уровней на этих входах, позволяющие переводить регистр в режимы: хранения (на входах S0 и S1 напряжения




Рис. 1.78. Регистр K155ИР13 (a) и его цоколевка (б)

Таблица 1.49. Состояния регистра К155ИР13

_ [Вход	Выход					
Режим работы	С	R	S1	S2	DSR	DSL	, D _n	Q0	Q1Q6	Q7
Сброс Хранение Сдвиг влево Сдвиг вправо Параллельная	X	H B B B B B	X H B H H	X H H B B	X X X X H B	X X H B X	x x x x x x dn	H q ₀ q ₁ q ₁ H B	$\begin{array}{c} H-H \\ q_1-q_6 \\ q_2-q_7 \\ q_2-q_7 \\ q_0-q_5 \\ q_0-q_5 \\ d_1-d_6 \end{array}$	H q ₇ H B q ₆ ·

низкого уровня), параллельной загрузки (на этих входах напряжения высокого уровня), сдвига влево (S1-в, S0-н) и сдвига вправо (S1-н, S0-в).

Кроме однотипных параллельных входов D0—D7, первый и последний разряды регистра имеют дополнительные D-входы: DSR — для сдвига вправо и DSL — для сдвига влево. Состоянием входов S0 и S1 определяется также прием тактового перепада от входа C. На входы S0 и S1 перепад от высокого уровня к низкому можно подавать, когда на

входе C присутствует напряжение высокого уровня. При параллельной загрузке (S1-в, S0-в) слово, подготовленное на входах D0—D7, появится на выходах Q0—Q7 после прихода последующего положительного перепада тактового нипульса.

Сброс у регистра K155ИР13 — асинхронный; при подаче на вход R активного напряжения низкого уровня на выходах Q0—Q7 фиксируются низкие уровни. Регистр потребляет ток 116 мA, тактовая частота

его может превышать 25 МГи.

Микросхема К155ИР15 (рис. 1.79) — четырехразрядный регистр. Он нмеет выходы с третьим, Z-состоянием, а его входы снабжены логическими элементами разрешения записи. Используется регистр как четырехразрядный источник кода, способный обслуживать непосредственно ши-




Рис. 1.79. Регистр ИР15 (a) и его цоколевка (б)

Таблица 1.50. Состояния регистра ИР15

_		Į,				
Режим	R	С	PE1	PE2	Dn	Выход
Сброс	В	x	х	x	х	Н
Параллельная загрузка	H H	† †	H H	H H	H B	H B
Хранение (без изменения)	H H	x x	B X	X B	x x	q _n

Таблица 1.51. Режимы выходов с тремя состояниями регистра ИР15

		Вход	Выход	
Режим	D _{II}	EGI	E02	Q0-Q3
Считы- вание Запрет	H B x x	H H B	H H x B	H B Z Z

ну данных в системе. Для выбора режимов работы: сброс, хранение и загрузка в регистр следует пользоваться табл. 1.50 Перевести выходы в Z-состояние можно с помощью команды, выбранной по табл. 1.51.

Разрешение на прием параллельных данных от входов D0-D3 дается по входам управления РЕ1 и РЕ2. Загрузка произойдет синхронно с положительным перепадом тактового импульса, если на обоих входах присутствуют напряжения низкого уровня. Если на одном из этих входов напряжение высокого уровня, после прихода положительного тактового перепада в регистре должны остаться прежние данные. Напряжения на входа PE1, PE2, D0-D3 ко времени прихода положительного перепада тактового импульса должны быть зафиксированы.

Вход сброса R имеет высокий активный уровень. Выходные буферные инверторы Q0—Q3 управляются от входов разрешення E01 и E02. Если на эти входы подано напряжение активного низкого уровия, данные, содержащиеся в регистре, отображаются на выходах Q0-Q3. Присутствие хотя бы одного напряжения высокого уровня на входах разрешения Е01 и Е02 вызывает Z-состояние (размыкание) для выходных линий Q0-Q3. При этом данные из регистра в шину данных систем не проходят, выходы регистра не влияют на работу аналогичных выходов, присоединенных к проводникам шины.

На работу входов сброса R и тактового С смена уровней на входах разрешения влияния не оказывает. В режиме запрета (табл. 1.51) выходное сопротивление каждого выхода очень большое. Регистр К155ИР15 потребляет ток 72 мА и имеет тактовую частоту до 25 МГц; вариант 74LS173 потребляет ток 30 мА, его тактовая частота 30 МГц.

Микросхема Қ555ИР16 (рис. 1.80) — четырехразрядный сдвиговый регистр с третьим состоянием выходов. Режимы загрузки и сдвига переключаются с помощью входа параллельного разрешения РЕ. Если на входе РЕ присутствует напряжение высокого уровня, данные загружаются в регнстр от параллельных входов D0-D3 синхронно с отрицательными перепадом на тактовом входе С. Напряжение уровня на входе \overline{PE} вызывает загрузку данных от последовательного




Рис. 1.80. Регистр K555ИP16 (a) и его цоколевка (б)

входа SI. Цифровое слово сдвигается вправо от Q0 к Q1 далее к Q2 и Q3 синхронно с каждым отрицательным перепадом на тактовом входе \overline{C} . Состояния регистра UP16 отображены в табл. 1.52.

Таблица 1.52. Состояния регистра К555ИР16

	Вход					Выход			
• Режим работы	īc	PE	Последова- тельный SI	Параллель- ный D _п	Q0	Q1	Q2	Q3	
Параллельная загрузка Сдвиг вправо	+ + + + + + + + + + + + + + + + + + +	H H B	Н В Х Х	Х Х Н В	H B H B	q ₀ q ₀ H B	q ₁ q ₁ H B	q ₂ q ₂ H B	

Выходные буферные элементы регистра имеют повышенную нагрузочную способность, что позволяет обслуживать сильно нагруженные шины данных в вычислительном устройстве. Перейти к третьему Z-состоянию выходов можно с помощью данных табл. 1.53. Выходы Q0—Q3 размыкаются, если на вывод разрешения выходам E0 подается напряжение низкого уровня. Ток потребления микросхемы K555ИР16 29 мА, максимальная частота 30 МГц. Выходной ток короткого замыкания буферного каскада составляет 30...100 мА.

Таблица 1.53. Режимы выходов регистра **К555ИР16**

		Вход	Выход
Режим выхода	E0	D _п (ре- гистр)	Q0Q3
Считыва- ние Разомкнут	B B H	H B	H B Z

Микросхема Қ155ИР17 (рис. 1.81) — регистр последовательных приближений. Он предназначен для построення 12-разрядных АЦП, работающих по методу последовательных приближений. Регистр применяется вместе с 12-разрядной микросхемой ЦАП и интегральным компаратором.

Суть метода последовательных приближений соответствует процедуре взвешивання предмета (в данном случае «предмет» — это зафик-

сированный на время нзмерения уровень сигнала) с помощью набора гирь. Прн этом набор «разновесов» подобран по двоичной системе: 1/2 от предельной массы, на которую рассчитаны весы, 1/4, 1/8,... В случае применення регистра К155ИР17 потребуется набор градаций вплоть до младшей: 1/2¹²=1/4096. Предельную для весов массу назовем шкалой преобразования.

Если на весы установлен предмет, проверяем его массу наибольшей гнрей (1/2 шкалы весов). Если она перевешивает, этот старший разряд придется с весов снять (записать в память 0). Если предмет перевешивает, гирю на чашке оставляем (оставляем в памяти 1). Далес




Рис. 1.81. Регистр последовательных приближений К155ИР17 (а) и его цоколевка (б)

добавляем гирю 1/4 шкалы. После аналнза «больше—меньше» (в электронной схеме это делает компаратор, т.е. сравииватель) либо запи-

сываем 1 (гирю оставляем), либо 0 (гирю снимаем).

Чтобы проаналнзировать массу предмета с точностью младшей градации 1/4096, потребуется сделать 12 таких операций последовательного приближення. Отметим, что ошибка работы самих весов (это эквивалент точности мнкросхемы-компаратора) должна быть существенно меньшей, чем младшая градация. Как результат 12 тактовых импульсов взвешивания на чашке весов должен накопиться 12-разрядный код (часть гирь на чашке — это единицы кода, часть рядом с весами — это нули).

Преобразование электрического сигнала U_c можно пояснить примером. Предположим оказалась достаточной для работы разрешающая способность преобразователя 4 бнта, а напряжение шкалы выбрано $U_{m\kappa}=16$ В. Тогда старший значащий разряд (СЗР) будет весить $U_{\text{СЗР}}=1/2$ $U_{m\kappa}=8$ В, второй 1/4 $U_{m\kappa}=4$ В, третий 1/8 $U_{m\kappa}=$ 2 В. Четвертый, младшнй значащий разряд (МЗР) составляет 1/16 $U_{m\kappa}=1$ В. Если на выходе АЦП появился код 1101, это значит, что измерено входное напряжение 8+4+0+1=13 В.

Для измерительных приборов строят АЦП последовательного приближения с разрешающей способностью 22 бита 1/(5·10⁶). Как пример, укажем, что для перевода в цифровую форму звуковых сигналов требуются 16-разрядные АЦП, а для телевизионных видеосигналов достаточны 8-битовые, но сверхскоростные. Для систем управления

используются 10—14-разрядные АЦП.

С помощью регистра последовательных приближений (РПП) К155ИР17 реализуются режимы: полного цикла преобразования, короткого цикла для малоразрядных АЦП, непрерывного преобразования, одноразового преобразования (так называемое старт-стопное). Варианты кодирования могут быть различными, а для расширення логических функций можно работать как с напряжением высокого, так и с напряжением низкого активного уровня. Регистр К155ИР17 можно использовать и не по прямому назначению, а как кольцевой счетчик или преобразователь последовательного кода в параллельный.

Регистр (рис. 1.81, а) имеет 12 одинаковых ячеек хранения накапливаемых разрядов (выходы от Q0 до Q11). Состояния ячеек меняются с приходом положительного тактового перепада на вход С. В левой части рис. 1.81, а расположена ячейка управления регистром со входами: ЕІ, Б. Вход DI служит для приема последовательного цифрового слова. При положительных перепадах на тактовом входе С данные заполняют ячейки разрядов (выходы Q0—Q11), а также транслируются через выход последовательного кода D0. Если регистр установлен в АЦП, на вход DI будут поступать от компаратора единицы или нули, являющиеся результатами поразрядного взвещивання.

Ячейки регистра управляются внутренней двухфазной последовательностью импульсов C1 и $C2 = \overline{C1}$. На внешний тактовый вход C подаются импульсы с частотой, в 2 раза превышающей требуемую скорость

работы АЦП.

Вход ЕІ принимает сигнал остановки (т. е. разрешения). Вывод ЕІ необходим для подключения последующих регистров, а также для подачи сигнала остановки преобразования. В последнем случае на выходе Q11 появляется напряжение высокого уровня. Еслн вход ЕІ не используется, его следует заземлить.

Вход \overline{S} — стартовый (см. вторую осциллограмму на рис. 1.82). Когда на вход \overline{S} поступает напряжение низкого уровня, содержимое регистра сбрасывается иа нуль за первый период тактовой последовательности. На рис. 1.82 для упрощения показано только восемь выходных сигналов Q0—Q7 в прямом коде. Старший разряд выходит из регистра как по прямому Q11, так и по инверсному $\overline{Q11}$ выходам. Выход $\overline{Q11}$ можно использовать как знаковый. Когда преобразование завершено, на выходе QCC (conversion complete) появляется напряжение низкого уровня.




Рис. 1.82. Диаграмма работы регистра К155ИР17

Как результат полного цикла работы регистра поданная на вход DI кодовая последовательность, обозначенная на рис. 1.82 буквами A—И, появляется в параллельном коде на выходах Q0—Q7 (этот байт теперь накоплен в регистре). Со сдвигом на один такт эту же последовательность в процессе заполнения регистра можно было наблюдать на выходе D0.

На рис. 1.83 показано несколько схем применения регистра K155ИР17. Устройство на рис. 1.83, a состоит из пяти частей A1-A5. Здесь к регистру РПП присоединен ЦАП и генератор тактовых импульсов GC. Выходной ток ЦАП $I_{\rm BMX}$ поступает на компаратор, на вход которого подается также ток сигнала $I_{\rm c}$. Напряжение шкалы преобразования соответствует уровню опорного напряжения $U_{\rm off}$. После прихода сигнала «Пуск» \overline{S} РПП посылает на ЦАП старший бит Q11 (т. е. ставит на весы гирю 1/2 шкалы).

Компаратор сравнивает напряжения U_c и $U_{on}/2$ и свое решение 1 илн 0 и передает на вход DI РПП. Если решение 0, СЗР сбрасывается и на ЦАП выдается следующий разряд. Если после компаратора получена 1, она останется в регистре (см. диаграмму Q6 на рис. 1.82). Все 12 разрядов подаются от РПП на ЦАП поочередно, поразрядные решения компаратора в виде последовательности 1 н 0 накапливаются на выходах РПП.

На рис. 1.83, δ показана схема компаратора, который может обеспечить разрешающую способность 12 бит (устройство A3), а на рис. 1.83, ϵ дана цифровая часть АЦП (устройства A4 и A5). В качестве

А2 можно применнть ЦАП К1108ПА1.




Рис. 1.83. Схемы применения регистра К155ИР17

Регистры K155ИР17 можно наращивать. На рис. 1.83, ϵ показана схема 16-, а на рис. 1.83, δ — 24-разрядного регистра. Регистр DD2 в схеме на рнс. 1.83, ϵ работает по укороченному циклу, сокращая время преобразований, когда нужны не все информационные выходы. Здесь вместо сигнала QCC используется сигнал Q3 — выходной уровень необходимого младшего разряда.

Микросхема Қ555ЙР8 (рис. 1.84) — восьмиразрядный сдвиговый регистр с последовательным входом и параллельными выходами. Регистр имеет асинхронный сброс (вход \overline{R} , вывод 9) и два входа для последовательных данных DS_a и DS_B (логика И). Поданные через эти входы данные двигаются на одну позицию вправо согласно каждому положительному перепаду импульса, пришедшего на тактовый вход С. Перед приходом тактового импульса уровни на входах следует зафиксировать. Состояния регистра Қ555ИР8 перечислены в табл. 1.54.




Рис. 1.84. Регистр КМ555ИР8 (а) и его цоколевка (б)

Таблица	1.54.	Состояния	регистра	Қ555ИР8
---------	-------	-----------	----------	---------

	1	1	Выход			
Режим	R	С	DSa	DS _b	Q0	Q1—Q7
Сброс Сдвиг	H B B B	X	X H H B	х н в н в	H H H H B	$H-H$ q_0-q_6 q_0-q_6 q_0-q_6 q_0-q_6

Если на вход R подается напряжение низкого уровня, работа другим входам запрещается. На выходах Q0—Q7 появятся напряжения низкого уровня. Обычный вариант регистра 74164 потребляет ток 54 мA, варнант 74LS164 27 мA (К555ИР8). Выходной ток в первом случае превышает 27, во втором — не менее 15 мА.

Микросхема K555ИР9 (рис. 1.85) — сложный восьмиразрядный сдвиговый регистр, имеющий параллельные и последовательный входы. Параллельно данные загружаются в регистр через входы D0—D7

асинхронно, если на вход разрешения параллельной загрузки \overrightarrow{PE} подается напряжение низкого уровня. Если на входе \overrightarrow{PE} присутствует напряжение низкого уровня, данные вводятся в регистр через последовательный вход SI. Сдвиг даиных вправо на одну позицию происходит согласно каждому положительному перепаду тактового импульса на входе C. Вход разрешения тактовым импульсам CE имеет активный низкий уровень. Если на входах \overrightarrow{CE} и C присутствуют напряжения низкого уровня, данные по регистру не сдвигаются (перед приходом на вход \overrightarrow{PE} перепада от высокого уровня к низкому). Входы C и \overrightarrow{CE} логически равноправны, поэтому нх можио менять местами.




Рис. 1.85. Регистр K555ИР9 (a) н его цоколевка (б)

У регистра К555ИР9 комплементарные входы Q7 и $\overline{Q7}$ есть только у оконечного триггера, поэтому основное назначение этой микросхемы — регистр задержки даниых. Последовательный код подается на вход SI и снимается с выходов Q7 и $\overline{Q7}$. Остановить трансляцию можно, подав на вход \overline{CE} напряжение высокого уровня. Кроме того, регистр ИР9 удобен как преобразователь параллельного кода в последовательный: от входов D0—D7 к выходам Q7 и Q7. Даниые можно загрузить по команде \overline{PE} -H. Режим работы регистра можно установить с помощью табл. 1.55.

Микросхема Қ555ИР9 потребляет ток 63 мА, тактовая частота превышает 20 МГц.

Микросхемы Қ531ИР18 и Қ531ИР19 (рис. 1.86, а—г) с буферными входами разрешения записи данных $\overline{E1}$. Регистр ИР18 — шестиразрядный, каждый триггер в нем имеет только прямой выход Q. У четырехразрядного регистра ИР19 выходы каждого разряда комплементарные Q и \overline{Q} . При напряжении высокого уровня $\overline{E1}$ =В выходные данные останутся без изменення при любых уровнях на входах D_1 и тактовом C (см. первую строку табл. 1.56). В строках второй и третьей также ото-




Рис. 1.86. Регистры со входом разрешения записи

бражается неизменность выходных состояннй Q_n . Последние две строки табляцы показывают условия тактироваиного переноса даиных от входов D_i на выходы Q_i . Если на входе \overline{EI} присутствует напряжение низкого уровня, данные будут загружены в регистр по положительному перепаду на тактовом входе C.

Ток потребления для этих микросхем более 75 мА, время задержки распространення сигналов от 8 до 10 нс.

Таблица 1.55. Состояния регистра Қ555ИР9

Режим работы			Bx	од			треннее стояние	Выход	
	ΡĒ	ĊĒ	С	SI	D 0— D 7	Q0	Q1—Q6	Q7	Q7
Параллельная за- грузка Последовательный сдвиг Храненне	H H B B	x X H H B	x x † †	В Н Х	H B x x	H B H B	$\begin{array}{c} H-H \\ B-B \\ q_0-q_5 \\ q_0-q_5 \\ q_1-q_6 \end{array}$	H B G ₆ G ₇	B H <u>q₆</u> q ₆ q ₇

Таблица 1.56. Состояния регистров ИР18 и ИР19

	Вход		Выход			
ΕĪ	Di	C_{n+1}	Qi	Qi		
В	x	х	Qn	$\overline{\mathbb{Q}}_n$		
Н	х	В	Q _n	\overline{Q}_n		
Н	x	Н	Q _n	$\overline{\mathbb{Q}}_{n}$		
Н	Н	1	Н	В		
Н	В	1	В	Н		

Таблица 1.57. Состояния регистра ИР20

регист	регистра и Р20										
	Bx	од	j	Выход							
S	С	DiA	DiB	Qi							
Н	+	Н	х	Н							
Н	ļ ţ	В	х	В							
В	+	х	Н	Н							
В	+	x	В	В							

На рис. 1.86, ∂ показана схема устройства загрузки, в котором от одной шестиразрядной шниы данных (шесть проводников) синхронио с перепадом на тактовом входе С можно загружать данные в один из четырех регистров К531ИР18. Требуемый регистр выбирается с помощью дешнфратора К531ИД14, управляемого двухразрядным кодом выбора (адреса) А0, А1. На выходах регистров цифровые слова от первого до четвертого будут направлены в четыре шестиразрядные шины. Таким образом, цифровые слова распределены по четырем адресам.

Микросхема К531ИР20 (рис. $1.87,a,\delta$) — четырехразрядный регистр. Его входы организованы как два порта даиных A и B по четыре проводника в каждом: D_a0-D_a3 и D_b0-D_b3 (слово рогт имеет первоначальное значение — дверь, которую можио открывать в обе стороны). Порты данных A и B коммутируются B регистре ИР20 с помощью одноразрядного кода, поданного на вход S. B каждом разряде имеется два выхода D_{ai} н D_{bi} , данные от которых передаются триггеру через двухвходовой мультнилексор (логический элемент И/ИЛИ). При иа-




Рис. 1.87. Двухпортовый регистр K531ИР20 (а), его цоколевка (б) и схема приема данных от двух шин (θ)

пряжении низкого уровня на входе S данные от входа D_{ai} загружаются в регистр через порт A и появляются на выходе Q_i при отрицательном перепаде на входе \overline{C} (табл. 1.57).

Аналогичио при S=B загружаем в регистр данные через порт B. На рнс. 1.87, θ показано устройство, где два регистра MP20 по команде, даваемой по входам S1, C1 или S2, C2 могут принять по очереди или одновременно цифровые слова от шин данных A или B. Эта операция противоположна функции регистров на рис. 1.86, ∂ .

Микросхема К531ИР20 потребляет ток не более 120 мА. Время задержки распространення сигнала после прихода тактового перепада

составляет на выходе 8-12 нс.

Микросхема К555ИР22 (рис. 1.88) — восьмиразрядный регнстр — защелка отображения данных, выходные буферные усилители которого имеют третье Z-состояние. Схема регнстра состоят из двух частей. Первая часть — это восемь D-триггеров со входом разрешения параллельной записи РЕ. Пока напряженне из входе РЕ высокого уровня, даиные от параллельных входов D-триггеров D0—D7 отображаются на выходах Q0—Q7. Подачей на вход РЕ напряжения низкого уровня

разрешается запись в триггеры нового восьмибитного байта. Вторая выходная часть устройства управляется по выводу разрешення $\overline{E0}$. Ее восемь буферных ключевых выходных усилителей отличаются большой нагрузочной способностью и имеют третье Z-состояние.

Если согласно табл. 1.58 иа входе $\overline{E0}$ дать напряжение инзкого уровия, даниые из триггеров регистра пройдут на выходы Q0—Q7. Эти выходы разомкнутся, если на вход $\overline{E0}$ подать напряжение высокого уровня. Буферный вход нмеет гистерезнс Шмитта ± 400 мВ, что повышает помехоустойчивость при переключении.




Рис. 1.88. Регистр ИР22 (а) и его цоколевка (б)

Таблица 1.58. Состояния регистра ИР22

		Вход		28	
Режим работы	E0	PE	D _n	Выход триггера Q	Выход
Разрешение и считывание из регистра Защелкивание и считывание из регистра Защелкивание в регистр, разрыв выходов	H H H B B	B B H H H	Н В н в	H B H B H B	H B H B Z Z

Потребляемый регистром Қ555ИР22 ток 40 мА; выходной ток буферного выхода каждого разряда не менее 30 мА, что позволяет обслуживать шины с емкостиым характером нагрузки (память МОП, микропроцессорная система). Время задержки распространения даниых от входов до выходов 32 нс; время включения выходов от Z-состояния составляет: к напряжению высокого выходного уровня — 20 нс, низкого — 28 нс. Прн переходе к Z-состоянию от напряжения высокого уровня требуется интервал 45 нс, от низкого — 24 нс.

Микросхема К555ИР23 (рис. 1.89) — регистр, аналогичный ИР22,

но с восемью тактнруемыми триггерами. Из-за этого вход РЕ заменен на С. Назиачение и действне входа $\overline{E0}$ остается прежиим (см. табл. 1.59). Регистр приннмает и отображает ннформацию сиихронно с положительным перепадом на тактовом входе. Буферный вход управления С имеет гистерезис $\pm 400 \, \mathrm{MB}$.

Ток потребления регистра К555ИР23 45 мА; ток каждого выхода— не менее 30 мА. Время задержки распространения от тактового

входа до выхода 38 нс.




Рис. 1.89. Регистр ИР23 (a) и его цоколевка (б)

Таблица 1.59. Состояния регистра ИР23

		Вход		Выход	Выход Q0—Q7	
Режим работы	E0	C	D _n	триггера $\overline{\overline{Q}}$		
Загрузка и считывание	H H	<u>†</u>	и В	.H B	· H R	
Загрузка регистра и разрыв выходов	B B	†	H B	H B	Z	

Микросхема К531ИР24 (рис. 1.90) — универсальный, восьмиразрядный регистр. Его применяют как сдвнговый и накопительный. Данные можно сдвигать как вправо, так и влево. Выходиые буферные элементы регистра имеют третье Z-состояние. Восемь выводов микросхемы (от 4 до 7 и от 13 до 16) образуют порт данных, провода в котором по команде служат то входами данных, то выходами для них. Таким образом сокращают в 2 раза число выводов от кристалла микросхемы. Напоминм, что в регистре ИР20 (см. рис. 1.87, а) порты данных пропускали на четыре триггера одно из двух четырехбитных слов.

Регистр ИР24 может работать в четырех силхронных режимах: сдвиг вправо и влево, параллельная загрузка и храиенне. Для составлеиия миогоразрядных регистров у микросхемы предусмотрены входы




Рис. 1.90. Регистр K531ИР24 (a) и его цоколевка (б)

последовательных данных DS0 и DS7 (входы данных слева и справа). Имеются и аналогичные выходы Q0 и Q7. Параллельные даиные загружают в регистр и считывают из регистра через выводы Вх./Вых.0—Вх./Вых.7. Работа порта управляется входами выбора режима работы S0 и S1, а также двумя выводами E01 и E02, по которым дается разрешение выходам. Входы выбора режима S0 и S1, входы последовательных данных DS0 и DS7, а также входы параллельных данных открываются синхронно с положительным перепадом импульсов на тактовом входе С. Непосредственно перед приходом этого перепада уровии на всех других входах должны быть зафиксированы.

Вход сброса \overline{R} — асинхронный. Напряжение низкого уровня на ием запрещает действие тактового и других входов и переводит регистр в нулевое состояние. Для последовательного соединения двух и более регистров ИР24 следует выход Q7 первого регистра соединить со входом DS0 второго. Для организации кольцевой рециркуляции нескольких восьмиразрядных слов необходимо выход Q7 последнего в линейке регистра присоединить ко входу DS0 первого. Линейка превратится в кольцо.

Выводы микросхемы Вх./Вых., образующие порт данных, имеют три режнма работы (см. табл. 1.60). Если на оба входа разрешения $\overline{E01}$ н $\overline{E02}$ поданы напряжения иизкого уровня и один (илн оба) входа выбора S0 и S1 принимают напряжения ннзкого уровня, то все восемь выводов порта служат выходамн н на ннх присутствует код, содержащийся в регистре (режим считывания). Если на входах S0 и S1 напряжения высокого уровня, через все выводы порта в регистр загружаются данные из шины системы. Загрузка совпадает с очередным положительным перепадом на тактовом входе.

Таблица 1.60. Управление выходами регистра К531ИР24

			E	ход				
Режим работы ~	E01	E02	S0	S1	Q _п (в регист- ре)	Выводы Вх./Вых.0→ Вх./Вых.7		
Считывание из регистра	H H H H	H H H H	H H x x	x x H H	H B H B	Н В Выходы Н данных		
Загрузка в регистр	x	x	В	В	Q _n = =Вх./Вых.	Входы данных		
Разрыв выво- дов. Вх./Вых.	x B	B x	x x	x x	x x	Z Z		

Таблица 1.61. Режимы работы регистра К531 ИР24

				Вx	од]	Выход		Вход
Режим ра- боты	R	С	S0	SI	DS0	DS7	Вх./ Вых.	Q0	Внутри регистра Q1—Q6	Q7	SR для 74LS323
Сорос Сдвиг вправо Сдвиг влево Хранение Параллель- ная загрузка	H B B B B B B	X	х в н н н в	X H B B H B	X H B X X X	X X X H B X X	х х х х х х н в	H H B q ₁ q ₀ H B	H—H q ₀ —q ₅ q ₀ —q ₅ q ₂ —q ₇ q ₂ —q ₇ q ₁ —q ₆ H—H B—B	H q ₆ Q ₆ H B q ₇ H B	H B B B B B

Выходы микросхемы окажутся в разомкиутом Z-состоянии, если на одном из входов E01 и E02 будет напряжение высокого уровия (вместо сочетания — оба низкого уровия). Режим работы входов DS0—DS7 можно установить согласио табл. 1.61. Выходные буферные усилители регистра ИР24 предназначены для обслуживания шин с емкостным характером нагрузки.

Регистр К531ИР24 потребляет ток 60 мA, его тактовая частота превышает 35 МГц. Выходиой стекающий ток $I_{\rm BMX}^0$ превышает 30 мA (в Z-состоянии менее 0,4 мA). Ток выхода высокого уровия при Z-

состоянии не превышает 40 мкА.

Микросхема 74LS323 (рнс. 1.91, а) — вариант предыдущей микросхемы Қ531ИР24, нмеющей вход синхронного сброса \overline{SR} . На рис. 1.91, б показан узел синхронного сброса, который можно сравнить с фрагментом схемы (рис. 1.90, а), на котором буквами А—Д обозначе-




Рис. 1.91. Регистр 74LS323 со входом синхронного сброса

ны точки разрыва проводов. В табл. 1.61 была предусмотрена колонка данных \overline{SR} , показывающая, что синхронный сброс даиным дается в момент положительного перепада на тактовом входе, если на вход \overline{SR} предварительно подано напряжение высокого уровня. Остальные детали схемотехники и функционального описания аналогичны регистру K531ИР24.


Микроскема К533ИР25 (рис. 1.92) — четырехразрядный, сдвиговый регистр, нмеющий выходы с Z-состоянием и дополиительный выход Q'3 от триггера последнего разряда. Этот сигнал не передается через буферный усилитель с третьим Z-состоянием, потому что выход Q'3 необходим для увеличения числа каскадов таких регистров. В любом режиме данные с выхода Q'3 будут подаваться на последовательный вход DSI последующего регистра.

Вход параллельного разрешения РЕ имеет активный уровень высокий, при котором разрешается параллельная загрузка в регистр. Если на входе РЕ напряжение низкого уровня, данные поступают на вход DSI и далее сдвигаются вправо. Входы данных DSI D0—D3 н вход управления РЕ — синхронные. Они действуют в момент отрицательного перепада на тактовом входе С. Вход сброса R — асиихронный.

При напряжении низкого уровня на нем действие тактового входа

запрещено н регистр находится в нулевом состоянии.

Режим работы регистра К533ЙР25 можно выбрать по табл. 1.62. В табл. 1.63 перечислены условия для переключения выходов в Z-состояние. Вход разрешения $\overline{E0}$ имеет активный инэкий уровень, при подаче которого данные из триггеров регистра появляются на выходах Q0—Q3. К Z-состоянию выходы перейдут, если на вход $\overline{E0}$ подано напряжение высокого уровия.



Рнс. 1.92. Регистр K533ИР25 (a) и его цоколевка (б)

Таблица 1.62. Состояния регистра К533 ИР25

_			Bxo	ц		Выход				
Режим работы	R	Ĉ	PE	DS	D _n	Q0	Q1	Q2	Q3	
Сброс Сдвиг вправо Параллельная загруз- ка	H B B B	x ↓ ↓ ↓	Х Н В В	X B H X	х х х н в	H H B H B	H 90 90 H B	H G1 G1 H B	H q ₂ q ₂ H B	

Ток потребления для Қ533ИР25 составляет 34 мА, выходной ток $I^0_{\text{вых}}$ не менее 30 мА. Тактовая частота превышает 30 М $\Gamma_{\text{Ц}}$.

Микросхема К555ИР27 (рис. 1.93) — содержит восемь D-триггеров. У них общий тактовый вход C, а также синхронный вход разрешения параллельной загрузки $\overline{\text{PE}}$. Согласно табл. 1.64 активный перепад тактового импульса — положительный. Активиый уровень для входа разрешения $\overline{\text{CE}}$ — отрицательный, с его приходом загрузка даиных от

Таблица 1.63. Режимы выходов регистра K533 ИР25 с тремя состояниями

•	.B	Выход		
Режим работы	Ē0	Состояния выходов Q _п в регистре	₩	0.3
Счнтываине из регнстра Разрыв вы- ходов	H H B	H B B B	H B Z Z	H B H B

Таблица 1.64. Состояния регистра K555 ИР27

		Вход		Выход
Режим	С	ĈĒ	D _n	Q0Q7
Загрузка 1	1	н	В	B`
Загрузка 0	1	Н	н	Н
Хранение	1	В	х	Без изме- нения
	x	В	х	То же

входов D0—D7 разрешается. На каждом выходе Q0—Q7 этн данные появятся одновременно в момент следующего перепада, пришедшего на тактовый вход.

Регистр К555ИР27 потребляет ток 20 мА, его тактовая частота может превышать 30 МГц.




Рис. 1.93. Регистр K555ИР27 (a) и его цоколевка (б)

1.16. ДЕШИФРАТОРЫ И ШИФРАТОРЫ ТТЛ

Дешифраторы — микросхемы средней степени интеграцин, предназначениые для преобразовання двончного кода в напряжение логического уровня, появляющееся в том выходном проводе, десятичный номер которого соответствует двончному коду. Например, входной код 1001 должен сделать активным провод с номером 9. Во всех остальных проводах дешифратора сигналы должны быть нулевыми.

Шифраторы выполняют обратную операцию: переводят снгнал, поданный только в один входной провод (например, в провод 9), в выходной параллельный двоичный код (в данном случае 1001), который появится на выходах шифратора. Чтобы шифратор откликался на входной сигнал только одного провода, его схему делают приоритетной. Тогда выходной код должен соответствовать номеру «старшего» входа, получившего сигнал. Предположим, активные уровни поступили на входы 3, 4 и 9. Старший по номеру вход здесь 9, он обладает приоритетом, поэтому выходной код шифратора 1001.

Дешифраторы, рассматриваемые в этом параграфе, различаются по емкости (2, 3 и 4 бита), по числу каналов (один или два), а также форматом входного кода (двоичный или двоично-десятичный). Дешифраторы и шифраторы ТТЛ перечислены в табл. 1.65. Многие дешифраторы можно применять как мультиплексоры.

Таблица 1.65. Дешифраторы (ИД) и шифраторы (ИВ)

•	Обозначе-				Номер	р микро	схемы			
Серия	ние	1	3	4	6	7	10	14	1	3
K155 KM155 K555 KM555 K531	ид	++	+	++++	+	++	+ + + + +	,+·		
K555 KM555	ИВ								+	+
74	<u> </u>	141	154	155	42	138	145	139	148	147

Микросхема К155ИД1 (рис. 1.94) — дешифратор — применяется для управления цифрами газоразрядного индикатора. Он принимает входной четырехразрядный код $\overline{A0}$ — $\overline{A3}$ (активные уровни — низкие) и выдает напряжение активного низкого уровня по одному из десяти выходов $\overline{0}$ — $\overline{9}$. Номер выбранного выхода здесь соответствует десятичному эквиваленту входного кода. Коды, эквивалентные числам от 10 до 15, де-




Рис. 1.94. Дешифратор К155ИД1 (а) н его цоколевка (б)

Таблица 1.66. Состояния дешифратора К155ИД1

	Вых	од		Выход с
Ā3	$\overline{\mathbf{A}2}$	ΑĪ	ĀŪ	низким уровнем Н
Н	Н	Н	Н	ō
Н	Н	Н	В	ī
Н	H	В	H	$\bar{2}$
Н	H	В	В	3
H	В	Н	H	$\bar{4}$
H	В	Н	В	5
H	В	В	Н	<u></u>
H	В	В	В	· 7
В	H	Н	Η.	8
В	Н	Н	В	9
B B B B	H H B B B	B B H H B	H B H B H	Все выхо- ды отключе- ны

шифратором не отображаются на выходах. Соответствие номеров активных выходов и входных кодов приведено в табл. 1.66.

К155ИД3 Микросхема позволяющий 1.95) — дешифратор, четырехразрядный преобразовать код, поступивший на входы А0-А3 напряжение низкого логического уровня, появляющееся на одном из шестнадцати выходов 0-16. Дешифратор имеет два выхода разрешения лешифрации E0 и E1. Эти можно использовать как логнческие, когда дешифратор ИДЗ служит мультиплексором данных. Тогда входы А0-А3 используются как адресные, чтобы направить поток данных, принимаемых входами ЕО и Е1. олин из выходов 0—15. На второй, ненспользуемый в этом включенин вход Е, следует подать напряжение низкого уровия.

По входам ЕО н Е1 даются сигналы разрешения выходов, чтобы устранять текущие выбросы, которыми сопровождается дешифрация кодов, появляющихся не строго синхронно (например, поступающих от счетчика пульсаций). Чтобы разрешить прохождение данных на выхо-

ды, на входы E0 и E1 следует дать напряжение низкого уровня (табл. 1.67). Эти входы необходимы также при нарашивании числа разрядов дешнфрируемого кода. Когда на входах E0 н E1 присутствуют напряження высокого уровня, на выходах 0-16 появляются высокие уровни.

Дешифратор К155ИДЗ потребляет ток 56 мА (в варианте 74LS154 14 мА). Время задержки распространения сигнала для цепи вход А—выход составляет 36 нс; для цепи вход Е—выход 30 нс.

Микросхема К155ИД4 (рис. 1.96) — два дешифратора, принимающих двухразрядный код адреса А0, А1. Дешифратор DCA имеет два входа разрешения: прямой E_a и инверсный \overline{E}_a , а дешифратор DCB — только инверсные входы разрешения дешифрации \overline{E}_b .

Если микросхема нспользуется как демультиплексор, дешифратор DCA может принимать по входам E_a и \overline{E}_a как прямой, так и инверсный адресные коды. Состояния для обоих дешифраторов как при дешифрации кода A0, A1, так и при демультиплексировании по адресу A0, A1 сведены в табл. 1.68. Микросхему можно использовать как дешифратор трехразрядного кода на восемь выходов и как демультиплексор от одного входа на восемь выходов. Соответствующие коды даны в табл. 1.69. Для дешифрации трехразрядного кода следует соединить E_a и \overline{E}_b (адресный вход A2), E_b и E_a (вход разрешения).




Рис. 1.95. Дешифратор K155ИД3 (a) н его цоколевка (б)

Микросхема К155ИД4 потребляет ток 40 мА, К555ИД4 10 мА. Время задержки распространения сигнала от адресного входа А к выходу У составляет 32 нс, время распространения от входа разрешения Е к иыходу У не превышает 30 нс для обоих вариантов исполнения. Микросхема ИД7 (рис. 1.97) — высокоскоростной дешифратордемультиплексор, преобразующий трехразрядный код А0—А2 в напряжение низкого логического уровия, появляющееся на одном из восьми выходов 0—7. Дешифратор имеет трехвходовой логический эле-

**** -																						_
			Вход										1	Зыход								_
]	EO E1	A3	A2	A1	A 0	0	ī	<u> </u>	3	4	5	$\overline{6}$	7	8	9	10	ĨĨ	12	13	14	15	_
F		H	H H	H H	H B	H B	B H	B B	B B	B B	B B	B B	B B	B B	B B	B B	B B	B B	B B	B B	B B	
ŀ		H H	H H	B B	H B	B B	B B	H B	B H	В В	B B	B B	B B	B B	B B	B B	B B	B B	B B	B B	B B	
ŀ		H	B B	H H	H B	B B	B B	B B	В В	H B	B H	B B	В В	B B	B B	B B	B B	B B	B B	B B	B B	
ŀ		H	B B	B B	H B	B B	B B	В В	B B	B B	B B	H B	B H	B B	В В	B B	B B	B B	B B	B B	В В	
ŀ		B B	H H	H H	H B	B B	B B	B B	B B	B B	B B	B B	B B	H B	B H	B B	B B	B B	B B	B B	B B	
ŀ		B B	H H	B B	H B	B B	B B	B B	B B	B B	B B	B B	B B	B B	B B	H B	B H	B B	B B	B B	B B	
ł ł		B B	B B	H	H B	B B	B B	B B	B B	B B	B B	B B	B B	B B	B B	B B	B B	H B	B H	B B	B B	
F	H H	B B	B B	B B	H B	B B	B B	B B	B B	B B	B B	B B	B B	B B	B B	B B	B B	B B	B B	H B	B H	
ŀ	I В	х	x	x	x	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	
Е	Н	х	x	x	x	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	
В	В	x	x	x	×	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	В	
		1																				

Таблица 1.68. Состояния дешифраторов К155ИД4 (дешифратор: два входа, четыре выхода; демультиплексор: один вход, четыре выхода)

	Вход					
Адрес	Разре- шение	Дан- • вые		Выход	•	
A0 A1	Fa	Ē _a	У1	У2	λ3	У4
x x H H H B B H B B	B H H H H	X B B B B	B H B B B	B B H B B	B B B H B	B B B B H B

мент разрешення, что позволяет, соединив параллельно три микросхемы, получить дешифратор с 24 выходами. Дешифратор с 32 выходами состоит из четырех микросхем ИД7 и одного дополнительного инвертора.




Рис. 1.96. Дешифратор К155ИД4:

a — функциональная схема; b — структурная схема; b — цоколевка




Рис. 1.97. Дешифратор ИД7 (а) и его цоколевка (б)

Таблица 1.69. Состояния дешифратора ИД4 (дешифратор: три входа, восемь выходов; демультиплексор: один вход, восемь выходов)

	Вход					Вы	ход			
	Адрес	Разреше- ние или данные	0	1	2	3	4	5	6	7
Eаи	Ē _b A0 A1	Ē _а нЕ _b	y 5	У6	У7	У8	У1	y 2	У3	У4
H H H B B B	x x H H B B B H B B H H B B H B B	B H H H H H	B B B B B B	B B B B B B	B B H B B B	B B B H B B	B B B B H B B	B B B B B B B	B B B B B B B	B B B B B B

 ${f B}$ табл. 1.70 показано, что дешифрация происходит, когда на входах $\overline{{
m E1}}$ н $\overline{{
m E2}}$ напряжение низкого уровня, а на входе $\overline{{
m E3}}$ высокого. При другнх сочетаннях уровней на входах разрешения на всех выходах имеются напряжения высокого уровня.


Прибор можно использовать, как восьмивходовой мультиплексор. Один нз входов Е принимает данные, остальные присоединяются к источнику напряжения разрешающего уровня.

Таблица 1.70. Состояния дешифратора ИД7

	Вход	Ţ				Выход									
E1 E2	E3	A٦	A1	A 2	n	ī	$\overline{\overline{2}}$	3	4	5	6	7			
x B x x H H H H	x H B B B B B B B B B B B B B B B B B B	x x H B H B H B	x x H H B H H B	x x H H H B B B	B B B B B B B B B	B B B B B B B B	B B B B B B B B B B B B B B B B B B B	BBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBB	B B B B B B B B B B B B B B B B B B B	B B B B B B B B B B B B B B B B B B B	B B B B B B B B B B B B B B B B B B B	B B B B B B B B B B B B B B B B B B B			

Дешифратор Қ531ИД7 потребляет ток питания 74 мА (выходной ток при напряжении низкого уровия 20 мА); Қ555ИД7 потребляет ток 10 мА (выходной — 8 мА). Время задержки распространения сигнала этих микросхем не превышает 12 и 39 ис соответственно.

Микросхемы К555 ИД6 и К555 ИД10 (рис. 1.98) ндентичны по структуре и доколевке. Они преобразуют двончный код, поступающий на входы А0—А3 в сигнал низкого уровня, появляющийся на десятичном






Рис. 1.98. Дешифратор ИД10 (а) и его цоколевка (б)

выходе $\overline{0}$ — $\overline{9}$. Состояния этих дешифраторов сооответствуют табл. 1.71. Если десятичный эквивалент входного кода превышает 9, то на всех выходах $\overline{0}$ — $\overline{9}$ появятся напряжения высоких уровней. Этн приборы могут дешифрировать числа 0—8, тогда вход А3 можно использовать как разрешающий с низким активным уровнем. На этот вход подается поток данных, если дешифраторы ИД6 и ИД10 работают как демультиплексоры на восемь выходов.


Таблица 1.71. Состояния дешифраторов ИД6 и ИД10

	Вх	од						Вых	код				
A3	A 2	Āl	A 0	ū	1	2	3	4	5	6	7	8	9
H H H H H H B B	H H H B B B B H H	H H B H H B B H	H B H B H B H B	H B B B B B B B B	B B B B B B B	B B B B B B B	B B B B B B B	B B B B B B B	B B B B B B B B	B B B B B B B B B	B B B B B B B B B B B B B B B B B B B	B B B B B B B B B B B B B B B	B B B B B B B B
B B B B	H H B B B	B B H B B	H B H B	Все уровни высокие									

Дешифратор ИД10 применяется с нагрузкамн, рабочий ток в которых может достигать 80 мА (лампочки накаливания, реле). Выходы ИД10 имеют открытые коллекторы. Напряжение питания нагрузки можно повысить до 15 В. Время задержки распространения сигнала от адресного входа до выхода 50 нс. Ток потребления микросхемы К155ИД10 70 мА, К555ИД10 и К555ИД6 13 мА (выходной стекающий ток К555ИД6 8 мА).

Микросхема К531ИД14 (рис. 1.99) — двойной, высокоскоростной дешифратор. Каждый из дешифраторов микросхемы (рис. 1.99, a) имеет два адресных входа A0—A1 и вход разрешения E. Выходы $\overline{0}$ — $\overline{3}$ взаимно исключающие, их активные выходные уровни — низкие. Состояння каждого дешифратора сведены в табл. 1.72. Активный уровень для входа \overline{E} — низкий. Этот вход может принимать данные, если дешифратор используется как демультиплексор из четырех линий в одну.

Каждую половину микросхемы Қ531ИД14 можно использовать как функциональный генератор четырех минтермов двух переменных. (Если эти переменные A и B, то минтермов может быть четыре: $m_1 = \overline{AB}$, $m_2 =$



 $=\overline{A}B$, $m_3=A\overline{B}$ и $m_4=AB$.) Потребляемый микросхемой Қ531ИД14 ток 90 мА (для варианта 74LS139 11 мА).

Микросхема КМ555ИВ1 (рис. 1.100) — приоритетный шифратор, принимающий напряжение низкого уровня на один из восьми параллельных адресных входов $\overline{11}$ — $\overline{18}$. На выходах $\overline{A0}$ — $\overline{A2}$ появляется двоичный код, пропорциональный номеру входа, оказавшегося активным. Приоритет в том случае, если несколько входов получили активные уровни, будет иметь старший среди них по номеру. Высший приоритет у входа $\overline{18}$.

Согласно табл. 1.73 микросхема имеет девятый, разрешающий вход \overline{EI} . Он позволяет сделать все входы $\overline{I1}-\overline{I8}$ неактивными по отношению к сигнальным уровням. Для этого на вход \overline{EI} следует дать напряжение запрета высокого уровня (см. данные табл. 1.73). Таким способом можно отключить выходы шифратора н сменить входную информацию. Микросхема КМ555ИВ1 имеет два доплнительных выхода \overline{GS} (групповой сигнал) и \overline{EO} (разрешение от выхода). На выходе \overline{GS} согласно табл. 1.73 появится напряжение низкого уровня, если

хотя бы на одном из трех сигнальных выходов A0—A2 присутствуют напряжения низкого уровня. По-другому, низкий уровень на выходе GS отображает наличие низкого уровия на одном из выходов. На выходе E0 появится напряжение низкого уровня, если на всех входах— высокие уровни. Используя совместно выход E0 и E1, можно строить многоразрядные приоритетные шифраторы.

Потребляемый микросхемой КМ555ИВ1 ток 60 мА, время задержки распростране-

Таблица 1.72. Состояния дешифратора из К531ИЛ14

1(00	1 417	4 1 Z								
E	ход		Выход							
Ē	A 0	A1	0	ī	.2	3				
B H H H	X H B H	x H H B	В Н В В	B B H B	В В В Н В	В В В Н				




Рис. 1.100. Ніпфратор ИВ1 (a) и его цоколевка (б)

Таблица 1.73. Состояния шифратора КМ555ИВ1

		Выход											
Εī	Ĩ١	Ī2	Ĩ3	<u>T</u> 4	ī 5	<u>1</u> 6	ī7	Ĩ8	Gs	A 0	Ā1	Ã2	E0
B H H H H H H	x B x x x x x x x x x	X B X X X X X H B	X B X X X X H B B	x B x x x X H B B	X B X X X H B B B	X B X X H B B B B	x B x H B B B	x B H B B B B B	B B H H H H H	B B H B H B H B	B H H B B H B B	B B H H H B B	B H B B B B B B B

ния сигиала от входа \overline{I}_n до выхода \overline{A}_n не более 19 нс, от входа \overline{I}_n до выхода \overline{GS} не более 30 нс.

Микросхема K555ИВЗ (рис, 1.101) — шифратор. Он принимает напряжения логических уровней по девяти входам I1—I9 и генерирует




Рис. 1.101. Шифратор ИВЗ (а) и его цоколевка (б)

Таблица 1.74. Состояния шифратора К555ИВЗ

				Bxo	д					Выход				
Îl	1 2	<u>1</u> 3	<u>T</u> 4	<u> </u>	16	<u>1</u> 7	18	<u>1</u> 9	Ā3	A 2	Āl	Ā0		
В	В	В	В	В	В	В	В	В	В	В	В	В		
х	· X	X	X	X	X	Х	х	H	H	В	В	Н		
X	X	X	X	X	X	х	H	В	H	В	В	В		
X	X	X	X	x	X	Н	В	В	В	H	Н	H		
X	X	X	X	X	Н	В	В	В	B	H	H	В		
X	X	X	X	H	В	В	В	В	В	H	В	H		
x	X	X	Η	В	В	В	В	В	В	H	В	В		
X	X	Н	В	В	В	В	В	В	В	В	H	Н		
X	Η	В	В	В	В	В	В	В	В	В	H	В		
H	В	В	В	В	В	В	В	\mathbf{B}	В	В	В	Н		
	_													

выходиой двоично-десятичный код на выходах $\overline{A0}$ — $\overline{A3}$. Состояния шифратора можно изучить по табл. 1.74. Когда на один из входов $\overline{11}$ — $\overline{19}$ подано напряжение низкого уровня, на выходах $\overline{A0}$ — $\overline{A3}$ появляется соответствующий двоичный код (активные уровни — низкие).

Входы $\overline{11}$ — $\overline{19}$ приоритетные, наибольший приоритет у входа $\overline{19}$. Шифратор имеет только девять входов даиных, входа для нуля нет; нуль кодируется иа выходе, если на все девять входов поступили только напряжения высокого уровня.

Микросхема Қ555ЙВЗ потребляет ток 70 мА. Время задержки распространения сигнала от любого входа до выхода 19 ис (при емко-

сти нагрузки 15 пФ и сопротивлении 400 Ом).

1.17. МУЛЬТИПЛЕКСОРЫ ТТЛ

Мультиплексоры — цифровые многопозиционные переключатели, по-другому, коммутаторы. У мультиплексора может быть, например, 16 входов и одии выход. Это означает, что, если к этим 16 входам присоединены 16 источников цифровых сигналов — генераторов последовательных цифровых слов, то байты от любого из генераторов можно передавать в единственный выходной провод. Для этого нужный нам вход требуется выбрать, подав на четыре входа селекции (т. е. выбора номера канала; напомним: 2^4 =16) двоичный код адреса. Так, для передачн на выход данных от канала номер 9 следует установить код адреса 1001. Мультиплексоры способны выбирать, селектировать определенный канал. Поэтому их иногда называют селекторами. Используется и двойное название: селекторы-мультиплексоры.

Представленные далее мультиплексоры ТТЛ различаются по числу входов, по способам адресации, наличием входов разрешения и инверсных выходов. Номенклатура мультиплексорных микросхем представле-

на в табл. 1.75.

Таблица 1.75. Мультиплексоры ТТЛ

_		Номер микросхемы												
Серия	Обозначень е	1	2	5	7	11	12	13	14	15				
K 155 K M 15 5 K 555 K M 55 5 K M 55 5 K 531	КП	+	+	+++	++++++	++	+	+	++	+++				
74		150	153	152	151	257	253	298	258	251				

Микросхема К155 КП1 (рис. 1.102) — 16-входовый цифровой мультиплексор. Он позволяет с помощью четырех адресных входов выбора S0—S3 передать данные, поступающие на один из входов I1—I16 в выходной провод \overline{Y} . По-другому, данный мультиплексор — это I6-позиционный переключатель, снабженный инвертором на выходе. Режимы работы мультиплексора КП1 даны в табл. I.76.

Если на вход разрешения \overline{E} подано напряжение высокого уровня, на выходе \overline{Y} также появится высокий уровень независимо от адреса




Рис. 1.102. Мультиплексор КП1 (α) и его цоколевка (δ)

S0—S3 и данных на входах I1—I16. Напряжение низкого уровня на входе \overline{E} разрешает прохождение данных от входов I1—I16. Потребляемый микросхемой ток не превышает 68 мA, время задержки распространения сигнала от входов выбора S к выходу \overline{Y} составляет 35 нс.

Микросхема К531КП2 (рис. 1.103) — два четырехвходовых мультиплексора, имеющих общие входы выбора S0 и S1. У мультиплексоров MS A и MS В есть собственные входы разрешения \overline{E}_a и \overline{E}_b (активный уровень низкий). От выхода каждого мультиплексора получаем код в неинверсной форме. Входы разрешения можно независимо использовать для стробирования выходов Y: если на вход \overline{E} дать напряжение высокого уровня, логический уровень на выходе Y станет низким иезависимо от сигнальных и адресных входов.

Если вход Е активный (присутствует напряжение низкого уровня),

Таблица 1.76. Состояния мультиплексора К155КП1

		Вход	τ					Выход				
Выбор				Разре-	Выход <u>Ÿ</u>		Вь		юр		Разре- шенне	
S 3	S2	S1	S0	Ē	•	S3	S2	SI	S0	Ē		
ж	x	x	x	В	В	В	Н	H	Н	н	ī 9	
Н	Н	Н	Н	H	Īί	В	Н	Н	В	н	Ĩ10	
Н	Н	Н	В	Н	$\vec{1}2$	В	Н	В	Н	н	Ī11	
Н	Н	В	Н	Н	<u>1</u> 3	В	Н	В	В	н	Ĩ12	
Н	Н	В	В	Н	Ĩ4	В	В	Н	Н	Н	Ī13	
Н	· B	H	Η	Н	Î5	В	В	Н	В	Н	Ĩ14	
Н	В	Н	В	Н	Ī6	В	В	В	Н	Н	Ī15	
Н	В	В	Н	Н	Ī7	В	В	В	В	Н	โเ6	
Η.	В	В	В	Н	Î8							
				!		<u> </u>				<u>' </u>		




Рис. 1.103. Двойной мультиплексор КП2 (a) и его цоколевка (б) 144

на выходе Y отображается тот уровень, который присутствует на выбираемом входе (см. табл. 1.77). Эквивалент микросхемы $K\Pi 2$ — четырехпозиционный переключатель на два направления, управляемый по




Рис. 1.104. Мультиплексор ҚП5 (a) и его цоколевка (δ)

Таблица 1.78. Состояния мультиплексора K155 KП5

	бор ода	В	ход	Выход			
S0	SI	Ē	IJ	12	13	14	
X H H B H H B	X H H H B B B	B H H H H H	X B X X X X	x x X H B x x x	x x x X H B x	x x x x x x H B	H H B H B H B

Таблица 1.77. Состояния

Выбор входа		Вход данных							Выход Ү
S2 S1 S0	11	I 2	13	14	15	16	17	18	,
HHHBBHHBBBHHBBHHBBBBBBBBBBBBBBBBBBBBBB	H B x x x x x x x x x x x	x x H B x x x x x x x x x x x x x x x x	x x x x B x x x x x x x x	x x x x x H B x x x x x	x x x x x x x x x x x x x x x x x x x	x x x x x x x x X X X X X X X X X X X X	x x x x x x x x X X X X X X X X X X X X	x x x x x x x x x x x x x x x x x x x	8 H B H B H B H B H B H B H B H B H B H

двум входам выбора. Для такого переключателя-мультиплексора выполняется логическое уравнение:

$$Y = \overline{E} (11\overline{S1} \overline{S0} + 12\overline{S1} S0 + 13S1 \overline{S0} + 14S1S0).$$
 (1.8)

Кроме обычных применений (например, для коммутации кодов от группы регистров на общую шину данных), мультиплексор КП2 может служить функциональным генератором от трех переменных І, А, В. Микросхема Қ531КП2 потребляет ток 70 мА, в варианте LS 10 мА. Микросхема К155КП5 (рис. 1.104) — селектор-мультиплексор. Он




Рис. 1.105. Мультиплексор КП7 (а) и его цоколевка (б)

позволяет коммутировать данные от восьми входов на общую выходную линию. Возможные состояния его сведены в табл. 1.78. Адресных уровень — высокий. входов три: S0—S2. Их активный Логическая фуикция КП5 как управляемого восьмипозиционного ключа соответствует уравнению:

$$Y = I1 \overline{S}0 \overline{S}1 \overline{S}2 + I2 \overline{S}0 \overline{S}1 \overline{S}2 + I3 \overline{S}0 \overline{S}1 \overline{S}2 + I4 \overline{S}0 \overline{S}1 \overline{S}2 + I4 \overline{S}0 \overline{S}1 \overline{S}2 + I4 \overline{S}0 \overline{S}1 \overline{S}2 + I6 \overline{S}0 \overline{S}1 \overline{S}2 + I7 \overline{S}0 \overline{S}1 \overline{S}2 + I8 \overline{S}0 \overline{S}1 \overline{S}2.$$
 (1.9)

Ток, потребляемый мультиплексором К155КП5, равен 43 мА; выходной стекающий ток при напряжении низкого уровня не менее 18 мА.

Микросхема $K155K\Pi7$ (рис. 1.105) — мультиплексор, отличающийся от $K\Pi5$ входом разрешения \overline{E} и комплементарными выходами Y и \overline{Y} . Если иа входе \overline{E} присутствует напряжение высокого уровня, то напряжение на выходе \overline{Y} — высокого уровня, на Y — низкого (см. табл. 1.79). Логическая функция Y соответствует функции $K\Pi5$; уравнение (1.9) выполняется при напряжении низкого уровня на входе \overline{E} .

Ток потребления К155КП7 не превышает 48 мA, в варианте S не более 70 мA, в LS 10 мA.




Рис. 1.106. Мультиплексор КП11 (а), цоколевка КП11 (б) и цоколевка КП14 (в)

Микросхемы K531KП11, K555KП11, K531KП14, KП555KП14 содержат по четыре одинаковых двухвходовых мультиплексора MSA— MSD. Микросхемы КП11 передают на выходе код без инверсни, а КП14 с инверсией. На рис. 1.106, а показана принципиальная схема КП11 (для КП14 выходы 4, 7, 9, 12— инверсные).

Выходы Y_a — Y_d (Y_a — Y_d для КП14) имеют третье Z-состояние. Если иа вывод $\overline{E0}$ — разрешение выходным данным — подается напряжение высокого уровня, выходы как у КП11, так и у КП14 разомкнутся. Трансляция данных выходам разрешается при активном напряжении низкого уровня на входе $\overline{E0}$. У каждого из четырех мультиплексоров имеется по два входа I1 и I2. Для их выбора служит один вход адреса данных S. Если на входе S напряжение низкого уровня, выбираются входы I1 одновременно всех четырех мультиплексоров. Соответственно при напряжении высокого уровня на входе S данные припи-

Таблица 1.79 Состояния мультиплексора КП7

		Вхед		Выход		
	Выбор)	Разрешение			
S 2	SI	S 0	Ē	Y	¥	
х	х	х	В	Н	В	
Н	Н	Н	Н	11	Ī1	
Н	Н	В	н	12	Ī2	
Н	В	Н	Н	13	Ī3	
Н	В	В	Н	14	Ī4	
В	Н	Н	Н	15	Ī5	
В	Н	В	н	I 6	Ī6	
В	В	Н	н	.17	Ī7	
В	В	В	Н	I 8	Ī8	

маются от входов 12_a — 12_d . Состояния входов управления, сигнальных, а также выходов для мультиплексоров КП11 и КП14 сведены в табл. 1.80.
Наибольший ток микросхемы

Таблица 1.80. Состояния мультиплексоров K531KП11 и K531KП14

	Вхо	д		Выход		
E 0	s	II	12	для КПП Ү	для КП14 Ÿ	
В Н Н Н	x H H B	X H B x	x x X H B	Z H B H B	Z B H B	

потребляют при Z-состоянии их выходов: K555—19 мA, K531—99 мA (соответственно времена задержки распространения сигнала равны 18 и 7 нс).

Микросхема K555KП12 (рис. 1.107) — двухканальный мультиплексер. Он содержит два одинаковых цифровых мультиплексора с четырьмя сигнальными входами. Қаждый мультиплексор имеет выход с




Рис. 1.107. Мультиплексор КП12 (а) н его цоколевка (б)

третьим Z-состоянием. Входов выбора у мультиплексоров два: S0 и S1. Они общие. Выходы переводятся в разомкнутое Z-состояние по отдельным входам разрешения $\overline{E0}_a$ и $\overline{E0}_b$, когда на этих входах напряжения высокого уровня.

Микросхема КП12 — четырехпозиционный переключатель на два направления. Положение движка такого переключателя определяется кодом иа входах выбора S0 и S1. Для КП12 выполняется логическое

уравнение:

$$Y = \overline{E0} (I1 \overline{S1} \overline{S0} + I2 \overline{S1} S0 + I3 S1 \overline{S0} + I4S1 S0).$$
 (1.10)

Все возможные логические состояния для селектора-мультиплексора КП12 сведены в табл. 1.81.

Важно предусмотреть, чтобы сигналы команды размыкания выходов E0=B не могли перекрываться по временн, если выходы мультн-плексоров с Z-состоянием соединяются между собой для передачи данных в общую шину. Мультиплексор $K555K\Pi12$ потребляет ток 14 мА. Время задержки распространения сигнала 25 нс, время перехода выхода микросхемы в Z-состояние 23 нс.

Микросхема K555 KП13 (рис. 1.108) — мультиплексор, объединяющий свойства четырехканального двухвходового мультиплексора и четырехразрядного регистра, запускаемого отрицательным тактовым




Рис. 1.108. Мультиплексор КП13 (а) и его цоколевка (б)

перепадом. В мультиплексоре содержится четыре D-триггера. Данные в каждый из них поступают от проводов I_{ai} или I_{bi} , объединенных в порты A и B (см. также рис. 1.87, a). Порт выбирается сигналом, поданным на общий вход выбора S.

Напряжением низкого уровня, поданным на S, можно выбрать для приема данных четыре провода порта A, высокого — порта В. Данные от выбранных портов попадут в регистр синхронно с отрицательным перепадом на тактовом входе С. Перед приходом этого перепада даиные на входах управления и иа проводах порта должны быть зафиксированы. Режимы загрузки триггеров по портам A и B отображены в табл. 1.82.

Ток, потребляемый микросхемой Қ555КП13, равен 21 мА; время

Таблица 1.81. Состояния мультиплексора К533KП12

			B	код			
Вы д ані	бор ных	Данные		Управ- ление	Выход Ү		
SI	S0	I 1	12	I	14	Ē0	
X H H H B B B	x H B B H B B	H B X X X X X	x x X H B x x x	x x x x H B x	x x x x x x x H B	B H H H H H	Z H B H B H B

задержки распространення сигнала после прихода открывающего перепада тактового импульса не превышает 32 нс.

Микросхема К555КП15 (рис. 1.109) — мультиплексор, электрои-

Таблица 1.82. Выбор режимов мультиплексора из К555КП13

	Ī	Выход			
Режнм	c	s	11	12	Q _n
Загрузка от входа 11 Загрузка от входа 12	+	H H B	H B X	X X H B	H B H B

ная реализация восьминозиционного переключателя цифровых сигналов на одно направление. Он имеет восемь входов данных I1—I8, три входа выбора S0—S2, вывод разрешения выходных данных $\overline{E0}$. У мульти-




Рис. 1.109. Мультиплексор КП15 (а) и его цоколевка (б)

плексора КП15 есть прямой Y и инверсный \overline{Y} выходы с третьим Z-состоянием.

Если иа вход $\overline{E0}$ подать напряжение высокого уровня, выходы разомкнутся, перейдут в Z-состояние. Когда на входе $\overline{E0}$ напряжение инзкого уровня, данным разрешены оба выхода Y и \overline{Y} . Такая организация выходов позволяет объединить выходы 128 микросхем KII15 и получить цифровой коммутатор с 1024 выходами.

Проектируя схему управлення 128 входами $\overline{\text{E0}}$, требуется предусмотреть защитные интервалы между активными низкими уровнями на этих входах. В противном случае, если импульсы перекроются, между выходами будут мгновенные короткие замыкания, что вызовет помехи в приеме цифровых слов.

Логические состояния входов и выходов одного мультиплексора КП15 сведены в табл. 1.83. Состояния выхода У описываются логическим уравнением, аналогичным уравнению логических состояний иа выходе мультиплексора КП5:

$$Y_{K\Pi 15} = \overline{E0} (Y_{K\Pi 5}). \tag{1.11}$$

Микросхема $K531K\Pi15$ потребляет ток 85 мА (стекающий ток выхода 40 мА), а $K555K\Pi15-12$ мА (стекающий ток 30 мА). Время задержки распространения сигнала до выхода $\frac{Y}{Y}$ в микросхеме $K531K\Pi15-12$ нс, в $K555K\Pi15-28$ нс. На выходе $\frac{Y}{Y}$ сигиалы появляются с дополнительной задержкой 7 и 15 нс соответственно.

Микросхема K531ИР21 (рис. 1.110) — комбинаторная. Она предназначена для сдвига четырехразрядного кода на 1,2 или 3 позиции влево или вправо. Микросхема имеет вывод E0 разрешения выходным сигиалам (напряжением низкого уровня, поданным на вход E0). Согла-

Таблица 1.83. Состояния мультиплексора КП15

					Bxo	д						Вых	од
Ē0	S2	S1	S 0	I 1	12	13	14	15	16	17	18	Y	Y
B H H H H H H	X H H H H H H H B	X H H H B B B	x H H B H H B H	X H B X X X X	x x X H B x x	x x x x x H B x	x x x x x x x x H B	x x x x x x x x x	x x x x x x x x x x	x x x x x x x x x	x x x x x x x x x	Z B H B H B H B H B	ZHBHBHBHBH
H H H H H H	B B B B B B B	H H B B B	H B B H B B	X X X X X X	x x x x x x x	x x x x x x x	x x x x x x x	B x x x x x x	x H B x x	x x x H B x	x x x x x H B	H B H B H B	B H B H B H




Рис. 1.110. Сдвигатель данных Қ531ИР21 (а) и его цоколевка (б)

Таблица 1.84. Состояния сдвигателя данных К531ИР21

					Вход					
<u>E</u> 0	S1	S0	13	12	I1	10	I(I)	1(-2)	I (-3)	
В	x	x	х	х	x	х	х	х	х	
Н	H	Н	D3	D2	D1	D0	х	х	х	
Н	Н	В	х	D2·	DI	D0	(D—1)	х	х .	
Н	В	Н	х	х	DI	D0	D(-1)	D(-2)	х	
. Н	В	В	х	х	х	D0	D(-1)	D(-2)	D(3)	

сио табл. 1.84, если сигнал $\overline{E0}$ -В, выходы Y0—Y3 переходят в разоминутое Z-состояние. Входы S0, S1 служат для выбора из шести входиых проводов 1(-3)—I0—I3 тех четырех, от которых данные требуется пе-

редать на выходы Y0-Y3.

Например, при коде S0-H и S1-H выбираются входы 10—13. При другом крайием сочетании S0-B, S1-B будут выбраны входы I(—3)—
10. Таким образом, микросхема ИР21 работает как искатель с шестью ламелями, ио с четырьмя подвижными щетками-коитактами, расположениыми рядом. Микросхема К531ИР21 потребляет ток питания от 60 до 85 мА при наибольшем времейи выбора выхода 20 нс.

1.18. СУММАТОРЫ ТТЛ

Сумматоры — устройства, осуществляющие основную арифметическую операцию — суммирование чисел в двоичном коде. Простейший случай — суммирование двух одноразрядных чисел: 0+0=0, 1+0=1, 0+1=1 и 1+1=10. В последнем случае выходное число 10 (в десятичной записи это 2) оказалось двоичным двухразрядным. Появившаяся в старшем разряде суммы единица называется единицей

переноса.

На рис. 1.34, а были перечислены состояния схемы исключающее ИЛИ. Эти состояния соответствуют рассмотренному примеру (кроме случая 1⊕1=0 — суммирование по модулю 2). К схеме исключающее ИЛИ несложно добавить выход переноса, т.е. генератор старшего разряда. Для этого оба суммируемых одноразрядных числа следует подать на схему И, выход которой даст необходимый старший разряд переноса 1·1=1 (см. рис. 1.30, б). На рис. 1.111, а показана реализация схемы суммирования двух одноразрядных чисел, состоящая из элементов исключающее ИЛИ и И. Схема имеет два выходных провода: суммы Σ и переноса С. Такая схема называется полусумматором.

Таблица состояний полусумматора показана на рис. 1.111, б.


Полный сумматор должеи иметь вход для приема сигиала переноса C_n (здесь п — число разрядов в суммируемых словах). Схема полиого сумматора двух одиоразрядных слов показана рис. 1.112, *a*, а таблица его стояний на рис. 1.11.2, б. В последнем столбце таблицы результаты суммирования даны в десятичной присутствии входной форме. В единицы переноса Cn сумма чисел А и В увеличивается на 1.

Полные сумматоры миогоразрядных чисел составляются из одноразрядных и могут складывать многоразрядные числа двумя способами: параллельным или последовательным.

На рис. 1.113 показана структура пятиразрядиого параллельно-


	Вы	ход	
 ¥З	¥2 .	Y1	Y 0
Z	Z	Z	Z
D3	D2	D1	D0
D2	Di	D0	D(-1)
DI	D0	D(-1)	D(-2)
D0	D(-1)	D(-2)	D(-3)

о сумматора. Здесь поразрядио (в параллель) суммируются два пятизазрядных слова: разряд A0 с разрядом B0, A1 с B1 и так далее до ΛS с B5. При этом в каждом элементарном сумматоре получаются зарциальные суммы ΛS 0, ΛS 1— ΛS 5 и сигналы внутреннего переноса ΛS 6 сторые последовательно поступают на вход переноса ΛS 6 более стар-



Елага	emoe	<i>Результат</i>				
А	В	Cymma E	Перенос С _{п+1}			
0	0	0	0			
0	1	1	0			
1	0	1	0			
1	1	0	1			
L	·	δ)				

Рис. 1.111. Полусумматор (а) и таблица его состояний (б)



Спа	2001	10E	Результат суммирования						
\mathcal{C}_n	C A B			หมอบ เลอ	Десятич- нае				
"			Σ	C_{n+1}	44610				
0	0	0	0	0	0				
0	0	1	1	0	1				
0	1	0	1	0	7				
0	1	1	0	1	2				
1	0	0	1	0	1				
1	0	1	0	1	2				
1	1	0	0	1	2				
1	1	1	1	1	3				
				5)					

Рис. 1.112. Полный сумматор (а) и таблица его состояний (б)

него сумматора. Шестой выходиой провод содержит сигнал переноса $C_{n+1} = C_6$ (единица в шестом разряде). Таким образом, полная выходная сумма сумматора (рис. 1.113) составляет 111111, т. е. 63 в десягичном эквиваленте.

Данное устройство нетрудно сделать любой длины, однако суммирование будет закончено лишь тогда, когда истечет время распротранения сигиалов переноса C_n через всю цепь одноразрядных сумматоров. Большое время распространения сигиала ограничивает применение параллельных сумматоров. Такой перенос иногда называют

пульсирующим.

Последовательный двоичный сумматор (рис. 1.114) содержит три п-разрядных регистра: регистры слагаемых А и В и регистр суммы Σ. Суммируемые слова загружаются в регистры А и В поразрядно. С такой же скоростью одии такт — одии разряд происходит и суммирование, т. е. заполиение регистра суммы Σ. Дополнительный D-триггер




Рис. 1.113. Пятиразрядный параллельный сумматор

необходим для запоминания на один такт разряда C_n для переноса его в разряд C_{n+1} . Регистры последовательных сумматоров могут иметь параллельную загрузку. Если необходимо, чтобы переменные числа В прибавлялись к постоянному числу A, регистр числа A надо запустить в режиме рециркуляции (штриховая линия на рис. 1.114).




Рис. 1.114. Последовательный сумматор:

1 — последовательные входы; 2 — тактовые входы; 3 — вход управления рециркуляцией; 4 — вход рециркуляции

Параллельные, комбинаториые (безрегистровые) сумматоры обеспечивают наибольшую скорость суммирования, если снабжаются схемой ускоренного переноса СУП. В результате действия СУП разряд C_{n+1} появляется на выходе одновременно с разрядами суммы Σ .

Номенклатура рассматриваемых здесь сумматоров приведена

табл. 1.85.

Таблица 1.85. Сумматоры ТТЛ

Серия	Обозначе-	Номер микросхемы							
	нне	I	2	3	6	7			
K155 KM155 K555 KM555	ИМ	++	+ +	+	+ +	+			
74		80	82	83	283	358			

Микросхема К155ИМ1 (рис. 1.115) — полный сумматор. Он применяется для параллельного и последовательного суммирования чисел с двумя и большим числом разрядов. Каждый вход сумматора слов A и B имеет развитую логику: основные входы данных A0, A1 и B0, B1, которым сопутствуют инверсные входы данных A^* и B^* , а также входы управления A^{**} и B^{**} . На вход C_n подается входной сигнал переноса. Выход сигнала переноса инверсный \overline{C}_{n+1} (активный уровень — низкий).




Рис. 1.115. Сумматор ИМ1 (a) и его цоколевка (б)

Выходные коды суммы выдаются в прямом (Σ) и инверсиом $(\overline{\Sigma})$ виде. Если даниые подаются на входы A0, A1 и B0, B1, цепи выводов A* и B* следует разомкнуть. Напротив, если выводы A* и B* используются как входы данных, на входы A0 (или A1) и B0 (или B1) следует подать напряжения инзкого уровия.

В точках А и В выполняются логические уравиения:

$$A = \overline{A}^* + A^{**} + A0A1,$$
 (1.11)

$$B = \overline{B}^* + \overline{B}^{**} + B0B1. \tag{1.12}$$

Состояния сумматора для логических уровней в точках A и B представлены в табл. 1.86, где учтены как низкий, так и высокий входные уровни переноса $C_{\rm n}$.

Микросхема К155ИМ2 (рис. 1.116) — сумматор без дополнительных

Таблица 1.86. Состояния сумматора К555 и М1

)	Зход	,	Выход				
C _n	В	A	\bar{c}_{n+1}	Σ	Σ		
H H H B B B	H H B H H B	H B H B H B	B B H B H H	B H B H B H	H B H H H B		




Рис. 1.116. Сумматор ИМ2 (a) и его . цоколевка (б)

инверсиых и управляющих входов. В табл. 1.87 сведены все возможные для сумматора ИМ2 состояния (обозначения выводов здесь такие же, как у сумматора ИМ1). В колонках $\Sigma 0$ отображается сумма младших разрядов A0 и B0, в колонках $\Sigma 1$ — старших A1 и B1.

Микросхема К155ИМ3 (рис. 1.117) — быстродействующий полиый сумматор. Ои принимает два четырехразрядных слова по входам даиных A0—A3 и B0—B3, а по входу C_n — сигиал переноса. Внутри сумматора имеется СУП. Суммы разрядов входиых слов появляютси на выходах $\Sigma0$ — $\Sigma3$. На выходе C_{n+1} выделяется сигнал переноса.

Сумматор работает со словами как положительной (высокий уровень — единица), так и отрицательной (низкий уровень — единица) логик.

Суммирование происходит согласио уравнению:

$$C_n + 2^0 (A0 + B0) + 2^1 (A1 + B1) + 2^2 (A2 + B2) + 2^3 (A3 + B3) = 2^0 \Sigma 0 + 2^1 \Sigma 1 + 2^2 \Sigma 2 + 2^3 \Sigma 3 + 2^4 C_{n+1}.$$
 (1.13)

В первой строке табл. 1.88 показан пример суммирования логических уровней. Если активным (единицей) считается напряжение высокого уровня, то цифровой результат суммирования окажется 19 (вторая строка табл. 1.79). При активном напряжении низкого уровня

Таблица 1.87. Состояния сумматора К155ИМ2

 	F	Зход		Выход
A 0	В0	Al	В1	На С _п напряжение низкого уровия высокого уровня
 				$oxed{\Sigma 0 \Sigma 1 C_{n+1} \Sigma 0 \Sigma 1 C_{t_1+1}}$
H B H B H B H B H B H B H B	ННВВННВВННВВННВВ	HHHHBBBBHHHHBBBB	H H H H H H H H H H H H H H	H H H B H H B H H B H H B H H B H H B B H H B B H H B B B H H H B B B H H B B B H B B B H B B B B H B B B B H B

цифровой результат 12, поскольку появилась 1 на входе переноса C_{π_e} Однако если выбрана положительная логика, вход C_n нельзя оставлять неприсоединенным. Если вход ие используется, его следует присоединять к напряжению с низким уровием.

Таблица 1.88. Примеры суммирования чисел микросхемой К155ИМЗ

Данные на входе	C _n	A 0	A1	A2 /	A 3	в0	B1	B2	В3	Σ0	Σι	Σ2	Σ3	C _{n+1}	Цифровой результат
Электри-	Н	Н	В	Н	В	В	Н	Н	В	В	В	Н	Н	В	
уровии Активный	0	0	1	0	1	ı	0	0	1	1	1	0	0	1	10+9=19
уровеиь В Активиый уровеиь Н	1	1	0	1	0	0	1	. 1	0	0	0	1	1	0	$C_n+5+6=12$

Микросхема K555ИМ6 (рис. 1.118) — сумматор. Он, как и K555ИМ3, складывает два четырехразрядных двоичных слова плюс входной перенос. По схеме и цоколевке сумматор ИМ6 не соответствует ИМ3, хотя уравнение суммирования у них одинаковое. Из-за




Рис. 1.117. Сумматор ИМ3:


a — схема генератора разрядов суммы; б — схема выхода разряда переноса; в — цоколевка

симметрии двоичной логики ИМ6 можно использовать как с высоко-, так и с иизкоуровиевой логиками (см. пример суммирования чисел, табл. 1.88).

Сумма́тор Қ555ИМ6 потребляет ток питания 34 мА, время задержки распространения сигнала от входов до выходов Σ составляет 24 нс (до выхода переноса C_{n+1} не более 17 нс).

Микросхема Қ555ИМ7 (рис. 1.119, a) — четыре последовательных сумматора-вычитателя, имеющие общие цепи тактовых импульсов С и сброса СLR. Основное применение даиных сумматоров — обслуживание перемножающей микросхемы Қ555ИП9. Қаждый сумматор $\Sigma 1-\Sigma 4$ имеет управляющий вход S/ \overline{A} (дается команда subtractor/adder, т. е. вычитатель/сумматор), два входа даиных \overline{A} и \overline{B} , а также последовательный выход суммы Σ .

В табл. 1.89 указаны три режима работы каждого сумматора: суммирование (на входе S/\overline{A} — напряжение низкого уровия), вычитание ($S/\overline{A}=B$) и сброс, который происходит асинхронно, без тактового импульса. Во время сброса в триггеры суммирования записываются напряжения низкого уровня, а во внутренние триггеры



- Рис. 1.118. Сумматор ИМ6 (a) и его цоколевка (б)




Рис. 1.119. Сумматор-вычислитель Қ555ИМ7 (а) и цоколевка перемножителя Қ555ИП9 (δ)

Таблица 1.89. Состояния микросхемы К555ИМ7

таолица 1.8			Вход	1		I	ренняй ереноса	Выход
Режим .	CLR	S/Ā	A	В	С	С _п (до †)	С _{п+1} (пос- ле↑)	Σ _{n+1} (после †)
	Н	Н	x	x	х	Н	Н	Н
Сброс	Н	В	х	x	х	В	В	Н
	В	Н	Н	Н	1	Н	Н	Н
	В	Н	Н	Н	†	В	Н	В
	В	Н	Н	В	1	Н	Н	В
•	В	Н	Н	В	1	В	В	Н
Суммирование	В	Н	В	Н	1	Н	Н	В
	В	Н	В	Н	1	В	В	Н
	В	Н	В	В	Ť	Н	В	Н
•	В	Н	В	В	1	В	В	В
	В	В	Н	Н	1	Н	Н	В
٠.	В	В	Н	Н	†	В	В	Н
	В	В	Н	В	1	Н	Н	Н
Вычитание	В	В	Н	В	†	В	Н	В
	В	В	В	Н	†	Н	В	Н
	В	В	В	Н	†	В	В	В
,	В	В	В	В	1	Н	Н	В
	В	В	В	В	†	В	В	Н

переноса либо высокого уровня (в режиме вычитания, т.е. когда $S/\overline{A}=B$), либо низкого (в режиме суммирования, когда $S/\overline{A}=H$).

Положительный перепад на тактовом входе перебрасывает триггеры как суммирования, так и переноса (см. также рис. 1.114). После каждого положительного перепада импульса на входе С на выходе Σ появляется результат суммирования разрядов A, B и внутреннего сигнала переноса (от предыдущего такта суммирования). К примеру, в девятой строке табл. 1.89 значится $A=B,\ B=B,\ C_n=H$. Результат суммирования 1+1+0=10 отображен в виде $C_{n+1}=1$ (высокий урсвень) ГІВ и $\Sigma_{n+1}=0$ (низкий уровень H). Результат последующей строки $A+B+C_n=1+1+1=11$ отображен $C_{n+1}=B=1$ и $\Sigma_{n+1}=B=1$.

Таблица 1.90. Состояния микросхемы К555ИП9

	В	ход				
CLR	C,	X _i	Y	Внутр. сигнал Y—1	Выход Σ	Функция
Н	х	Дан- ные	х	Н	Н	Загрузка нового множимого. Сброс регистров суммы и переноса
В	· †	x	Н	Н	Q _{n+1}	Сдвиг в регистре суммы
В	†	х	Н	В	Q _{n+1}	Прибавление множимого к сумме в регистре и с двиг
В	↑	х	В	Н	Q _{n+1}	Вычитание множимого из суммы регистра и сдвиг
В	1	х	B .	В	Q _{n+1}	Сдвиг в регистре суммирования

Микросхема К555ИП9 (рис. 1.119, 6) — перемножитель, который является разделяющим (sequential) логическим элементом. Он перемножает восьмиразрядное множимое число X0—X7 поразрядно (по 1 биту) на последовательное слово-множитель, поступающее в виде потока на вход Y. Получаемые данные накапливаются в восьми внутренних защелках. Если на входе сброса СLR напряжение низкого уровня, все внутренние триггеры находятся в нулевом состоянии, защелки X разомкнуты и готовы к приему нового множимого X0—X7 (первая строка табл. 1.90). Затем на вход $\overline{\text{CLR}}$ подается напряжение высокого уровня. Разряды числа-множителя подаются на вход Y, причем МЗР идет первым. Произведение загруженного слова X на слово (поток) Y появляется на выходе Σ поразрядно (данные \mathbb{Q}_{n+1}) после каждого тактового импульса.

В общем случае при поразрядном перемножении m-разрядного слова на n-разрядное и произведении будет m+n бит, что потребует m+n тактовых импульсов. Вход M (mode) служит для смены режима работы.

1.19. ОПЕРАТИВНЫЕ И ПОСТОЯННЫЕ ЗАПОМИНАЮЩИЕ УСТРОИСТВА ТТЛ

Запоминающие устройства (ЗУ) составляют самостоятельный, широкоразвитый класс микросхем средней, большой и сверхбольшой степени интеграции. Здесь представлены оперативные (ОЗУ) малой емкости и постоянные (ПЗУ). Постоянные ЗУ необходимы для генерации и взаимного преобразования стандартных неменяющихся кодов. Номенклатура ОЗУ и ПЗУ из серий К155 и К555 перечислена в табл. 1.91. Все эти ЗУ — статического типа: регистровые, матричные, файловые, поразрядные, байтовые.

Микросхемы К155РУ1 и К155РУ3 (рис. 1.120, а) — статические ОЗУ. Они могут хранить 16 бит информации. Основа этих ЗУ — матрица из 16 триггеров, образующих четыре ряда и четыре колонки. Микросхема РУЗ в отличие от РУ1 имеет два дополнительных входа записи 1 и 0, поэтому их цоколевки различаются (рис. 1.120, б, в). Для выбора ячейки (триггера), расположенного в ряду матрицы, слу-




Рис. 1.120. Оперативные ЗУ К155РУ1 и К155РУ3

Таблица 1.91. Оперативные и постоянные ЗУ ТТЛ

	Обозначе-		Номер микросхемы										
Серия	ние	1	1	2	3	3	5	6	7	26			
K155 K M155	ру	++		+	+		+						
K155	РΠ		+			+							
K155	ПР							+	+				
K555	ИР									+			
74	· Sandia	81	170	89	84	172	130	184	185	670			

жат четыре адресных входа A1—A4, для выбора по колонке—входы B1—B4. Ячейка выбирается при напряжении высокого логического уровня, поданном по обоим адресам. Данные записываются в ячейку по раздельным входам W1 (запись 1) и W0 (запись нуля). Для РУЗ эти входы двойные W1A, W1B и W0A, W0B.

Для считывания данных из памяти следует подать адрес ячейки по шинам A_n и B_n . Считанные данные появляются на отдельных выходах R0 и R1.

Микросхема К155РУ2 (рис. 1.121) — высокоскоростное ОЗУ с емкостью 64 бит. Данные в ОЗУ можно записывать и считывать. При считывании информации из ОЗУ она не разрушается. Ячейки в памяти организованы в матрицу RAM (рис. 1.121, а), имеющую 16 рядов и 4 колонки, что соответствует логической организации 16 слов по 4 бита каждое. Матрица снабжена адресным дешифратором DC, который принимает четырехразрядный код адреса A1—A4 и выбирает с помощью одного из своих 16 выходов нужное четырехразрядное слово. Четыре буферных входа данных D1—D4 снабжены входом разрешения записи WE. Каждый выход данных Q1—Q4 имеет открытый коллектор, что упрощает соединение нескольких ОЗУ РУ2 в более сложные матрицы. Данные на выходах нивертированы относительно тех, которые записаны в памяти.

Если выбран режим записи, то входы и выходы имеют комплементарные коды. Для считывания данных из ОЗУ после фиксации адресных данных на вход WE подается напряжение высокого уровня, а на вход доступа к нужной микросхеме памяти (условное название: вход выбора кристалла) $\overline{\text{CS}}$ — низкого. Для записи сигналов требуется устаиовить напряжение низкого уровня на входах управления $\overline{\text{WE}}$ и $\overline{\text{CS}}$. Адресный код в это время также должен быть зафиксирован.

Следует учесть, что в режиме считывания выбранные ячейки памяти доступны для приема данных, поэтому логические сигналы на шинах




Рис. 1.121. Оперативное ЗУ К155РУ2 (а) и его доколевка (б)

требуется зафиксировать перед переключением уровней управления от низкого к высокому на входах $\overline{\text{CS}}$ или $\overline{\text{WE}}$.

Микросхема К155РУ2 потребляет ток 100 мА, в варианте S 105 мА, в варианте LS 37 мА. Стекающий в открытый коллектор вы-

Таблица 1.92, Состояния ОЗУ К155РУ2

Таблица 1.93. Состояния ОЗУ К155РУ5

_		Вход		Вы-				Вход	ζ		>	
Режим работы	cs	WE	D _n	ход Q _n		CSI	CS7	CS3	WE	DBX	Выход	Режим
Запись	H H	H H	H B	B H		В	х	х	х	х	В	Ячейка не вы- бирается
Счит ы- вание	Н	В	х	$\overline{D_n}$		x H	B x H	х Н В	x H	x H	B B B	То же » Запись 0 в ячей-
Запрет ваписи	B B	H H	H B	B H	•	Н	H H	В	НВ	В	В	ку Запись 1 в ячей- ку
Отклю- чение выходов	В	В	х	В		Н	11	D	Đ	X	D _{вых}	Считывание данных из ячей- ки, выбранной адресом

ходной ток более 24 мА. Для выбора режимов работы памяти РУ2

служит табл. 1.92.

Микросхема К155РУ5 (рис. 1.122) — структура матричного ОЗУ с организацией 256 слов по 1 биту. Матрица имеет 16 рядов и 16 колонок запоминающих ячеек. Для выбора ячейки, куда записано требуемое одноразрядное слово, служат два четырехвходовых дешифратора. Дешифратор X (адреса A1—A4) выбирает один из 16 рядов матрицы, а дешифратор Y (адреса B1—B4) — одну из 16 колонок (итого, 16× ×16=256 адресов). Считывание данных ячейки и запись в ячейку проводятся усилителем считывания/записи, который имеет четыре входа управления СS1, СS2, СS3, WE, а также вход записи данных D_{вх} и выход данных Y. Входы СS1, СS2 и CS3 открывают доступ к матрице памяти (для входов СS1 и СS2 активный уровень — низкий, для CS3 — высокнй).




Рис. 1.122. Оперативное ЗУ K155PУ5 (a) и его цоколевка (б)

По входу WE (активный уровень — низкий) разрешается запись в выбранную ячейку. Возможные режимы работы ОЗУ К155РУ5 перечислены в табл. 1.93.

Микросхема К155РП1 (рис. 1.123) — матрица памяти. Она имеет 16 ячеек и позволяет хранить 4 слова по 4 бита каждое. Микросхема организована по системе четырех файл-регистров, что позволяет независимо и одновременно записывать в память одно слово и считывать из нее другое.

В микросхеме РП1 каждый триггер имеет вход D, а также два входа разрешения записи от этого входа: V и & На входы V и & в требуемых фазах поступают разрешающие сигналы управления от входов адресов записи WA и WB. Все входы D четырех горизонтальных линий триггеров соединены параллельно. Число входов данных — четыре (D1—D4) — соответствует числу горизонтальных линий. Следовательно, перебирая все четыре варианта подачи напряжения низкого и высоко-

го уровня на входы WA и WB, можио разрешить одному из четырех столбиков триггеров сразу защелкнуть данные, которые есть в этот момент на входах D1—D4. Даниые будут храниться только в выбранном вертикальном файле (от слова file—папка для документов; в данном случае—стоящая на полке, одиу папку можно снять с полки для чтеиия, в другую— одновременно делать записи).

Посмотреть содержимое выбранного файла можно с помощью дешифратора считывания. Он управляется сигналами адреса считывания RA и RB (четыре адреса). Выбрав один из них, можио разрешить отображение на выходах Q1—Q4 состояния выходов Q четырех

триггеров нужного нам столбика.




Рис. 1.123. Матрица памяти К155РП1 (а) и ее цоколевка (б)

Четырехразрядное слово, которое надо записать в память, подается на входы данных D1—D4. Логические уровни на входах адреса записи WA и WB будут определять расположение этого слова.

Если на вход разрешения записи $\overline{\text{WE}}$ подано напряжение активного иизкого уровня, данные поступят в ячейки выбранной одной из четырех вертикальных колонок (файлов). Данные будут прочтены на выходах в прямом (неинвертированном) коде. Если на вход $\overline{\text{WE}}$ подано напряжение высокого уровня, входы данным и адресам будут запрещены. Условия выбора режима записи сведены в табл. 1.94.

Прямой доступ к данным, накопленным в колонках, осуществляется благодаря независимым от адресов WA, WB адресам считывания RA и RB. Если на вход разрешения считывания RE подано напряжение активного низкого уровня, то выбранное по адресу RA, RB слово появится на выходах Q1—Q4. Выход данным запрещается и на выходах остаются напряжения высокого уровня, когда на вход RE подается напряжение высокого уровня. Выбор режимов считывания данных из внутренних защелок отображен в табл. 1.95. Считываемые данные появляются на выходах Q_в.

Выходы Q1—Q4 имеют открытые коллекторы. Такие выходы можно соединять непосредственно. При этом объединяется до 256 приборов РП1, что дает емкость устройства памяти 1024 слова по 4 бита. Можно сделать параллельное наращивание длины слова до п бит, если параллельно соединять входы разрешения и адресации иескольких микросхем РП1. Порядок выбора адреса записи данных в ОЗУ РП1 соответствует табл. 1.96, где код Q=D на выходах четырех выбранных внутренних триггеров-защелок соответствует коду, присутствующему на четырех внешних входах данных, а Q0—код, установивщийся перед сменой состояний.

Порядок выбора адреса для считывания данных из ОЗУ РП1 указан в табл. 1.97. На выходах Q1—Q4 данные появляются согласно коду адреса: C1Б1—первый бит слова 1, C2Б2—второй бит слова 2, ... C4Б4— четвертый бит слова 4.

... CIBI — Telbeptinn on Choice

Таблица 1.94. Выбор режимов записи в память K155PП1

	Bx	од	Состояние внутренней защелки		
Режим работы	WE	D _n			
Запись даниых	Н	Н	Н		
	Н	В	В		
Защелкиваии е данных	В	х	Без измене- ния		

Таблица 1.95. Выбор режима считывания из памяти К155РП1

]	Вход	c.
Режим работы	RE	Внут- ренняя защелка	Выход
Считываиие данны х	Н	H	Н
Запрет счи-	H B	B x	B B

Таблица 1.96. Состояния ОЗУ К155РП1 при записи

Таблица 1.97. Состояния ОЗУ К155РП1 при считывании

Выход записи	Слово		Вход счи- тывания	·	Вы	ход	
WB WA WE	1 2	3 4	RB RA RE	Q1	Q2	Q3	Q4
H H H H H B H H B B H X X B	Q=D Q0 Q0 Q=D Q0 Q0 Q0 Q0 Q0 Q0 Q0 Q0	$\begin{array}{ccc} Q0 & Q0 \\ Q0 & Q0 \\ Q=D & Q0 \\ Q0 & Q=D \\ Q0 & Q=0 \\ Q0 & Q0 \end{array}$	HH H HB H BH H BB H xx B	C161 C261 C361 C461 B	C162 C262 C362 C462 B	C163 C263 C363 C463 B	C164 C264 C364 C464 B

Микросхема K155PП1 потребляет ток питания 150 мА, варианта LS — 40 мА. Напбольшее время задержки распространения сигнала от

входов данных D до выходов Q 45 нс.

Микросхема К555ИР26 (рис. 1.124) — развитие предыдущего ОЗУ. Его структурная схема остается прежней, но выходы здесь имеют три состояния. Назначение выводов микросхемы ИР26 соответствует выводам К155ИП1.

Запись данных проводится согласно табл. 1.97, однако при считывании напряжение высокого уровня, поданное на вывод разрешения считывания RE, переводит выходы в разомкнутое состояние Z (см. табл. 1.98). Выходы с тремя состояниями позволяют соединять 128 таких приборов. Это даст 512 мест расположения четырехразрядных слов. Ограничивающий фактор составления столь больших стеков (штабелей) памяти — чрезмерные выходные токи в момент, когда на входах

Таблица 1.98. Выбор режима считывания из памяти К555 ИР26

		Вход					
Режим	RE	виутренних	Выход				
		ключей	Q _n				
Считывание дан-	Н	Н	Н				
Запрет	H	B	B				
	B	x	Z				

12 1 13 2 14 3 14 4 15 6 17 8	K5554P26	16 58 15 D1 14 WA 13 WB 12 WE 11 RE 10 Q1 9 Q2
8	Ĺ <u> </u>	9 02

Рис. 1.124. Регистр памяти К555ИР26

присутствуют напряжения высокого уровня. При дальнейшем наращивании памяти для стекаиия этих токов следует подключать внешние коллекторные резисторы нагрузки. Как и в микросхемах РП1, для параллельного наращивания длины запоминаемых слов требуется соединить вместе разрешающие и адресные входы соответствующего числа ОЗУ.

Потребляемый ОЗУ К555ИР26 ток питания ие более 50 мА, время задержки распространения сигнала от входа данных до выхода не

превышает 45 нс.

Микросхема К155РПЗ (рис. 1,125) — регистровое ЗУ. Его основой служит 16-разрядный файл-регистр, имеющий организацию 8 слов ×2 бита (т.е. слова расположены в регистре по восьми адресам). Регистр снабжен входными и выходными портами для записи и чтения

двухразрядных слов.

Регистр памяти обслуживают три порта: порт входиых данных A, порт выходных данных B (эти порты независимы, оин имеют собственную адресацию), а также двухсекционный порт C. Секции входных и выходных данных порта C имеют общие адресные входы. Каждый порт имеет по три адресиых входа A_{An} , A_{Bn} и A_{Cn} , что дает восемь адресов в регистр. Эти адреса позволяют обмениваться C накопительным регистром восемью двухбитными словами.

Одновременно можно проводить операции по трем местам расположення слов: можно записать слово через порт A, по другому адресу прочитать слово через порт B, по третьему адресу через порт C можно прочитать и записать слово. Данные из порта A пройдут в регистр памяти по выбранному адресу, если на вход разрешения записи \overline{WE}_A подано напряжение низкого уровня, а затем на тактовый вход C поступает положительный перепад напряжения (от низкого уровня к высокому).




Рис. 1.125. Трехпортовое регистровое ЗУ Қ155РПЗ (а) и его цоколевка (σ)

Через порт B двухбитное слово поступит на выходы $Q_{B\mathfrak{I}}$, $Q_{B\mathfrak{I}}$, если на вход разрешения чтения \overline{RE}_B подано напряжение низкого уровня. Эти выходы будут иметь разомкнутое Z-состояние, если на входе \overline{RE}_B присутствует иапряжение высокого уровня. Считыванне не зависит от наличия тактового импульса.

Через входную секцию порта C слово можно записать в регистр по одному из восьми адресов одновременно с записью по другому адресу слова через порт A (за один положительный перепад на тактовом входе T). Одновременная запись через порты A и C по одному

адресу считается конфликтной ситуацией. Через порт В и выходную секцию порта С можно читать два двухбитных слова одновременно.

Регистр построен на двухступенчатых триггерах мастер-помощник. Если на входы разрешения записи $\overline{WE}_{A,C}$ поданы напряжения низкого уровня, триггеры-мастера примут входные данные. Данные передаются триггерам-помощникам в момент положительного перепада на тактовом входе С. Чтобы не допустить верехода двухбитных слов на другие места в регистре, следует зафиксировать код адреса, когда на входах разрешения записи и тактовом присутствуют напряжения низкого уровня (хотя сигналы поступят триггерам-мастерам по новому адресу, но в триггеры-помощники они записаны не будут, поскольку не пришел положительный перепад тактового импульса).

Выбрать режимы записи и чтения через порты можно с помощью табл. 1.99. Для режима хранения на входе разрешения записи $\overline{\text{WE}}$ должно быть напряжение высокого уровня перед приходом отрицательного перепада на вход С. Этим исключается перемена данных в ре-

истре

Взаимное преобразование многоразрядных двоичного и двоично-десятичного кодов часто применяется в цифровой аппаратуре, Для стандартизации этих операций удобны ПЗУ.

Таблица 1.99а. Условия записи в ЗУ K155PП3

_	<u> </u>	Вход	Адресовано	
Режим	С	WE	D _n	в регистр
Запись данных Хранение	† †	H H B	H B x	Н В Без измене- ний

Таблица 1.99б. Условия чтения из ЗУ К155РП3

Режим	RE	Адресо- вано в ре- гистр	Выход Q _n
Чтение	H H	H B	H B
Отклю- чение	В	x	B Z

Микросхемы К155ПР6 и К155ПР7 (рис. 1.126) — преобразователи двоично-десятичных слов в двоичные и двоичных слов в двоично-десятичные соответственно. Основа их — запоминающая матрица с организацией 32×8 (т.е. 256 бит). При изготовлении микросхемы в этой матрице чейки соединяют в соответствии с программами преобразований. Матрицей управляет дешифратор адресов с 5 входами и 32 выходами.

В табл. 1.100 дана сводка кодов на входах и выходах ПЗУ К155ПР6. Здесь на входы A0—A4 подается двоично-десятичный код. Цифровой вес разрядов: на входе A0—1, на входе A1—2, на входе A2—4. На старших входах A3 и A4 вес соответственно 5 и 10. Вход \overline{RE} разрешает преобразование при нахождении ннзкого уровня. Напряжение высокого уровня на входе \overline{RE} запрещает преобразование, а на выходах Q0—Q4 появляются напряжения высокого уровня. Выходы Q5—Q7 для преобразования не используются (они необходимы для получения комплементарных кодов).

В табл. 1.101 показаны состояния ПЗУ К155ПР7. Здесь на входы

10—A4 подается двоичный код (в таблице перечислены по порядку зсе 32 комбинации пятиразрядного кода). Вход $\overline{\text{RE}}$ используется как зазрешающий (по напряжению низкого уровия). Если на этом входе




Рис. 1.126. Постоянные ЗУ $K155\Pi P6$ и $K155\Pi P7$ (a) и их цоколевка (б)

Таблица 1.100. Логические уровни при преобразовании двоично-десятичных слов в ПЗУ К155ПР6

Номер			1	Вход			Дв	юнчный	і код і	на выхо	оде
слова	A4	A 3	A2	A 1	A 0	RÈ	Q 4	Q3	Q2	Q1	Qΰ
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19	Н Н Н Н Н Н Н В В В В В В В В В В В В В	Н Н Н Н Н В В В В В Н Н Н Н В В В В В В	НПННВННННВНННВННННВ х	ННВВИННВВИННВВИННВВИ x	НВНВННВННВНВНВНВН В НВНВНВНВНВНВНВНВНВНВ	Н НН Н	НННННННННННВВВВВВВ	НННННННВВВВВВВННННВ	ННННВВВВННННВВВВННННВ	ННВВННВВННВВННВВВ	H B H B H B H B H B H B H B B B B B B B

Таблица 1.101, Вход состояния при преобразовании двоичного кода в двоично-десятичный в ПЗУ К155ПР7

Номер	ерВход		Дв	оичио	-деся	тичні	ый ко	дна	вых	оде				
слова	A4	A 3	A 2	A1	A 0	RE	Q7	Q6	Q5	Q4	Q3	Q2	Qı	Q0
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 31 40 20 31 31 31 31 31 31 31 31 31 31 31 31 31	НННННННННННННВВВВВВВВВВВВВВВ x	НННННННВВВВВВВВНННННННВВВВВВВВ x	ННННВВВВННННВВВВННННВВВВВ х	ННВВННВВННВВННВВННВВННВВННВВ x	НВНВНВНВНВНВНВНВНВНВНВНВНВНВНВ	ннын нны нны нны нны нны нны нны нны нн	BBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBB	BBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBB	нниннинниннинныныны	НННННННННВВВВВВВВВВНННННННННВВВВ	НННННВВВВВ НННННВВВВВНННННВВВВВВННВ	ННННВННННВННННВ НННВНННВН ННВННВ	ннввиннввиннввиннввиннввиннввиннв	НВНВННВНВННВНВННВНВННВНВННВВН НВНВНВНВН

присутствует напряжение высокого уровня, преобразование не происходит, а на выходах Q0-Q5 появляются напряжения высокого уровня. Выходы Q6-Q7 всегда имеют высокие выходные уровни (не коммутируются). Младшие выходы Q0—Q2 имеют цифровой вес: Q0—1,

Q1—2 и Q2—4. Выходы Q3—Q5— старшие. Их вес: Q3—5, Q4—10 и Q5—20.

На рис. 1.127 приведены схемы применения преобразователей. Шестиразрядный преобразователь показан на рис. 1.127, а, где МЗДР младшие значащие десятичные разряды (1, 2, 4 и 5), а СЗДР старшие (10 и 20). Максимальное входное число здесь 42, выходное поэтому должно содержать шесть двоичных разрядов (63>42). На рис. 1.127, б показан аналогичный преобразователь в семиразрядный




Рис. 1,127. Применение стандартных ПЗУ:

a — шестиразрядный преобразователь двоично-десятичного кода в двоичный; b аналогичный двухкаскадный преобразователь; b — шестиразрядный преобразователь двоичного кода в двоично-десятичный

двоичный код. Обратный преобразователь двоичного кода в двоичиодесятичный изображен на рис. 1.127, θ (максимальный выходной счет 42).

1.20. УЗЛЫ ВЫЧИСЛИТЕЛЬНЫХ УСТРОИСТВ

В начале 80-х г. были разработаны малые ЭВМ, все основные узлы которых — процессор, управляющие схемы-контроллеры, постоянные и оперативные ЗУ, шинные усилители — располагаются на одном полупроводниковом кристалле. Ранее составные части малых ЭВМ выпускались лишь в виде отдельных БИС.

Микропроцессор — основа будущей однокристальной ЭВМ. Главным узлом микропроцессора служит арифметико-логическое устройство — АЛУ. Кроме АЛУ, в микропроцессор входят схемы проверки на четность, цифровые компараторы, схемы ускоренного переноса.

Рассмотрим схемы ТТЛ, необходимые для выполнения основных арифметических функций над двумя малоразрядными числами.

В табл. 1.102 приведены микросхемы ТТЛ, применяемые для выполнения арифметических операций. (Основа АЛУ—сумматоры—

были рассмотрены в § 1.17.)

Микросхема К155ИП2 (рис. 1.128) — восьмиразрядная схема для проверки на четность или нечетность суммы единиц входного слова с целью обнаружения ошибок при высокоскоростной передаче данных. Микросхема имеет два входа разрешения: четный ЕЕ (even enable) и нечетный ОЕ (odd enable). Эти входы должны получать равноуровневые логические сигналы. Соответственно данным из табл. 1.103 можно отображать на выходах ΣΕ и Σ0 четность и нечетность суммы напряжением высокого или низкого уровня (низким или высоким уровнем). К примеру, активным напряжением высокого уровня на выходе ΣЕ будет отображена четность кода, если на вход ЕЕ подать напряжение




Рис. 1.128. Микросхема ИП2 для проверки четности кода (a) и ее цоколевка (б)

Таблица 1.102. Микросхемы, выполняющие арифметические операции

	Обозначе-	Номер микросхемы								
Серия	ние	1	2	3	4	5				
K155 KM155 K555 KM555 K531	ИП		+	· + + +	+ + +	-}-				
K555 K531	СП	++								
74	-	85	180	181	182	280				

высокого уровня, а на входе 0E установить низкий (тогда на выходе $\Sigma 0$ появится напряжение низкого уровня, отображающее четность). Таким образом, выходы микросхемы $K155 M\Pi 2$ можно непосредственно подключать ко входам других схем $TT \Pi$, будь их активный уровень высоким или низким.

Если на входах 10-17 код нечетный, на выходе $\Sigma0$ будет напряжение высокого уровня (на выходе ΣE — активный низкий уровень). Если соединить входы EE и 0E и подавать на них напряжение высокого и низкого уровня, на выходах $\Sigma0$ и ΣE получим инверсные логические уровни.

Проверить четность девятиразрядного слова можно, используя оба входа разрешения, между которыми следует включить инвертор. Для проверки четности числа высоких активных входных уровней девятый разряд данных следует присоединить к 0E, а от вывода 0E к EE по-

Таблица 1.103. Состояния в схеме проверки четности К155ИП2

	Bx	од	Выход			
Сумма высоких уровней на входах 10—17	EE	0E	ΣΕ (чет- ная)	Σ0 (не- чет- ная)		
Четная Нечетная Четная Нечетиая х х	B B H H B	H H B B H	B H H B H	H B B H H B		

Таблица 1.104 Состояния в схеме проверки на четность К531 ИП5 П

Вход	Выход						
Число высоких уровней на входа IO—I8	ΣΕ	Σ0					
Четное	В	Н					
Нечетное	Н	В					
	l						

дать сигнал через инвертор. Для проверки четности числа принятых активных иизких уровней следует девятый разряд данных присоединить к ЕЕ, а сигнал от ЕЕ через инвертор подать на ОЕ. Наращивание длины слова можно сделать за счет последовательного соединения микросхем ИП2, причем выходы ΣЕ и 20 предыдущей микросхемы надо соединить со входами ЕЕ и ОЕ последующей.

Микросхема К155ИП2 потребляет ток 56 мА, наибольшее время , задержки распространения сигнала от входов до выхода ΣE составляет 68 нс. Аналогичная задержка до выхода $\Sigma 0$ составляет 48 нс.

Микросхема К531ИП5П (рис. 1,129) — девятиразрядная схема проверки на четность суммы единиц входного слова. Микросхема имеет девять входов I0—I8, образующих три одинаковых логических узла A, Б, B, а также два выхода ΣЕ (выход четности суммы единиц входного




Рис. 1.129. Микросхема ИП5 для проверки четности кода (a) и ее цоколевка (b)

слова) и $\Sigma 0$ (выход нечетности). Назначение данной микросхемы соответствует К155ИП2. Состояния ее выходов в зависимости от числа высоких логических уровней, присутствующих на входах 10-18, сведены в табл. 1.104.

Микросхему ИП5 можно применить для проверки на четность слов, имеющих число разрядов большее, чем девять. Например, при длине слова 81 бит следует брать десять микросхем ИП5: девять из них создадут 81 вход, к девяти входам I0—18 десятой микросхемы следует подключить выходы ΣE первых девяти микросхем. Результат проверки получим на выходах ΣE и ΣO десятой микросхемы. Время проверки на четность такой двухступенчатой схемой 81-разрядного слова не превышает 40 нс. Ток, потребляемый одной микросхемой К531ИП5П, составляет 105 мА, время задержки распространения сигнала не более 21 нс.

Микросхема К155ИПЗ (рис. 1.130) — четырехразрядное, скоростное АЛУ. Оно может работать в двух режимах, выполняя либо 16 логических, либо 16 арифметических операций. Для получения максимального быстродействия при обработке длинных цифровых слов в схеме АЛУ (рис. 1.130, а) присутствует внутренняя СУП.

На входы $\overline{A0}$ — $\overline{A3}$ (активные уровни — низкне) подается четырехразрядное слово A (операнд A), на входы $\overline{B0}$ — $\overline{B3}$ — аналогичное слово-операнд B. Арифметико-логическое устройство имеет четыре входа выбора S0—S3, с помощью которых можно выбрать 2^4 =16 функций устройства. Реально число этих функций в 2 раза больше: с помощью входа M (mode control) переключаются режимы и АЛУ выполняет либо 16 арифметических операций, либо генерирует 16 логических функций двух переменных.

На входе C_n принимается входной сигнал переноса. Результат выполнения одной из 32 выбранных функций АЛУ появляется на выходах $\overline{F}0-\overline{F}3$ (активные уровни — низкие). На выходе выделяется сигиал переноса (после четырех разрядов). Этот сигнал подается на вход C_n следующего АЛУ при составлении схем АЛУ большей емкости. Микросхема ИПЗ имеет три вспомогательных выхода: A=B — выход компаратора, отображающий равенство операндов (выход имеет открытый колектор), \overline{G} — выход генерации переноса, \overline{P} — выход распространения переноса. Выходы \overline{G} и \overline{P} имеют активные низкие уровни.

Микросхема К155ИПЗ управляется параллельными входами выбора S0—S3 и входом управления режимом М. Если на входе М напряжение высокого уровия, запрещаются все внутренние переносы и прнбор будет исполнять логические операции поразрядно. При напряжении низкого уровня на входе М переносы разрешаются и будут выполняться арифметические операции над двумя четырехразрядными словами. За счет полной внутренней СУП сигнал переноса на выходе Сп+4 появляется при каждом входном сигнале переноса на выходе Сп+4 появляется при каждом входном сигнале переноса, поступившем на вход Сп. Для организации переноса между корпусами АЛУ, объединяемыми в многоразрядную схему, используются выходы Р и G. Данные, появляющиеся на них, не зависят от состояния входа переноса Сп.

Если от многокорпусного AЛУ не требуется максимальное быстродействие, можно использовать простой режим пульсирующего переноса. Для этого выход переноса C_{n+4} соединяют со входом переиоса C_n следующего AЛУ. Для обеспечения высокоскоростных операций следует включать между приборами $K155M\Pi3$ специальную микросхему уско-

12—788

ренного переноса Қ155ИП4. Один корпус ИП4 (см. рис. 1.132) может обслуживать четыре АЛУ ИП3.

На выходе компаратора, т.е. на выходе отображения эквивалентности A=B, будет напряжение высокого уровня, если на всех четырех выходах \overline{F} оказались высокие логические уровни. Этот выход применя-




Рис. 1.130. Арифметическо-логическое устройство ИПЗ (a) и его цоко-левка (б)

ется для отображения логической эквивалентности четырехбитиых слов, если AЛV работает в режиме вычитания. Выход A=B имеет открытый коллектор, что дает возможность объединить несколько таких выходов по схеме «проволочное N». Таким способом можно срав-




Рис. 1.131. Входы н выходы АЛУ




Рис. 1.132. Схема ускоренного переноса ИП4 (а) и ее цоколевка (б)

нивать слова, длина которых превышает 4 бит. Сигнал выхода $A\!=\!B$ можно использовать совместно с сигналом C_{n+4} для выяснения соотношения: $A\!>\!B$ или $A\!<\!B$.

Арифметическо-логическое устройство может работать с высокими (рис. 1.131, δ) или низкими (рис. 1.131, a) активными логическими уровнями. В зависимости от этого меняются знаки инверсии на входах и выходах (рис. 1.131), а также получаются различные таблицы соответствия логических и арифметических функций кодам выбора функции (входы S0—S3). В табл. 1.105 показан выбор функций АЛУ при высоких активных уровнях операндов и выходов.

В табл. 1.106 приведены аналогичные данные для активных низких уровней. В обеих таблицах дан перечень арифметических операций без переноса и с переносом по входу C_n . Операции с переносом отличаются на единицу. При операции A+A каждый бит сдвигается па одну (старшую) позицию.

Микросхема АЛУ К155ИПЗ потребляет ток 150, К531ИПЗ —220 н К555ИПЗ — 37 мА. Время задержки распространения снгнала от

Таблица 1.105. Выбор функций АЛУ ИПЗ при высоких активных уровнях

. Выбор функции	Выходные данные при активных высоких уровиях					
S3 S2 S1 S0	Логические функ- ции (на входе	Арифметнческие операции (на входе М — напряжение низкого уровия)				
50 52 51 50	М — напряжение высокого уровня)	$\overline{C}_n = B$ (без переноса)	$\overline{c}_n = H$ (с переносом)			
нннн	Ā	A	A+1			
нннв	$\overline{A+B}$	A + B	(A + B) + 1			
ннвн	ĀB	A+B	$(A + \overline{B}) + 1$			
н н в в	0	— 1	0			
нвнн	ĀB	$A + A\overline{B}$	$A + \overline{AB} + 1$			
нвнв	B	$(A + B) + A\overline{B}$	$(A+B)+A\bar{B}+1$			
нввн	$A \oplus B$	A — B — 1	A — B			
н в в в	$A\overline{B}$	AB — 1	ĀB			
вннн	$\overline{A} + B$	A + AB	A + AB + 1			
ВННВ	$\overline{A+B}$	A + B	A+B+1			
внвн	В	$(A + \overline{B}) + AB$	$(A + \overline{B}) + AB + 1$			
внвв	AB	AB — 1	AB			
ввни	1	A + A	A+A+1			
ВВНВ	$A + \overline{B}$	(A+B)+A	(A + B) + A + 1			
вввв	A + B	$(A + \overline{B}) + A$	$(A + \overline{B}) + A + 1$			
вввв	A	A 1	A			
	<u> </u>	1	1			

Таблица 1.106. Выбор функций при низкнх активных уровнях операндов

Bı	ыбор	фун	кции	Выходные д	анные при активных	низких уровнях
S3	50	H H B H B B H B B H H B B B H H B B B H B	Логические функ- ции (на входе	Арифметические от иапряжение	перации (на входе М — низкого уровия)	
	\$2 	Sı	S0	М — напряжение высокого уровня)	С _п = Н (без переноса)	H _п = В (с переиосом)
Н	Н	Н	Н	Ā	A — 1	A
Н	H	Н	В	ĀB	AB — 1	AB
Н	Η	В	H	$\overline{A} + B$	$A\overline{B} - 1$	$A\overline{B}$
Η	Н	В	В	1	-1	0
H	В	Н	H	$\overline{A+B}$	$A + (A + \overline{B})$	$A + (A + \bar{B}) + 1$
H	В	Д	В	B	$AB + (A + \overline{B})$	$AB + (A + \overline{B}) + 1$
Н	В	В	H	$\overline{A \oplus B}$	A — B — 1	A B
Н	В	В	В	$A + \overline{B}$	$A + \overline{B}$	$(A + \overline{B}) + 1$
В	Н	Н	H	ĀB	A + (A + B)	A + (A + B) + 1
В	Н	Η	В	$A \oplus B$	A + B	A+B+1
В	Η	В	H	В	$A\bar{B} + (A + B)$	$A\overline{B} + (A + B) + 1$
В	Η	В	В	A + B	A +- B	(A + B) + 1
В	В	Н	Н	0	A + A	(A + A) + 1
В	В	Н	В	AB	AB + A	AB + A + 1
В	В	В	H	AB	$A\overline{B} + A$	$A\overline{B} + A + 1$
В	В	В	В	A	A	A +- 1
				·		,

входов \overline{A}_i , \overline{B}_i до выходов \overline{F}_i составляют (соответственно): 42, 17 и 32 нс. Наибольшее время задержки распространения сигнала (50, 23 и 41 нс) наблюдается от входов \overline{A}_i , \overline{B}_i до выхода C_{n+4} .

Микросхема К155ИП4 (рис, 1.132) — высокоскоростная схема ускоренного переноса. Она применяется при каскадированни АЛУ, имеющих емкость 4 бит и более. Микросхема ИП4 может обслуживать четыре АЛУ ИП3. Она имеет вход приема сигнала переноса C_n (активный уровень — высокий) и четыре пары входов \overline{G}_i и \overline{P}_i . Входы $\overline{G1}$ — $\overline{G4}$ (для сигналов генерации переноса) и $\overline{P1}$ — $\overline{P4}$ (распространения переноса) согласованы с аналогичными выходами АЛУ ИП3. Активные уровни для входов \overline{G}_i и P_i — низкие. На трех выходах СУП выделяются три сигнала переноса C_{n+x} , C_{n+y} и C_{n+z} (с высокими активными уровнями), требуемые для работы обслуживаемых АЛУ. Микросхема ИП4 имеет также два вспомогательных выхода: \overline{P} — распространенне переноса, \overline{G} — генерация переноса (активные уровни —

низкие). Эти выходы необходимы для построения систем ускоренного переноса более высокого порядка.

На выходах СУП ИП4 выполняет следующие логические функции:

$$C_{n+x} = G1 + P1 C_n,$$
 (1.14)

$$C_{n+v} = G2 + P2G0 + P2P1C_n,$$
 (1.15)

$$C_{n+z} = G3 + P3G2 + P3P2G1 + P3P2P1C_n,$$
 (1.16)

$$\overline{G} = \overline{G4} + \overline{P4G3} + \overline{P4P3G2} + \overline{P4P3P2G1},$$
 (1.17)

$$\overline{P} = \overline{P4P3P2P1}$$
. (1.18)

Данные на выходах $C_{n+x},\ C_{n+y},\ C_{n+z},\ \overline{G}$ и \overline{P} в зависимости от кодов на входах сведены в табл. 1.107—1.111.

T аблица 1.107. Данные на выходе C_{n+x} СУП ИП4

Вход

 GI
 FI
 Cn
 n+x

 H
 x
 x
 B

 x
 H
 B
 B

 Любые
 другие
 H

 входные уровни
 H

T а блица 1.108. Данные на выходе C_{n+v} СУП ИП4

		Вход			Выход
$\overline{G2}$	Gī	P2	ΡΪ	- C _n	Сп+у
H x x	x H x	x H H	x x H	x x B	B B B
Люб уров	ые дру ни	гие вых	одные		H

На рис. 1.133, a показано присоединение генератора ускоренного переноса ИП4 к одному АЛУ ИП3 при активных низких логических уровнях. Для активных высоких уровней схема соединения СУП к АЛУ не меняется (рис. 1.133, δ), однако входы и выходы как СУП, так и АЛУ, где генерируется перенос, удобнее переименовать. Микросхема ИП4 для рис. 1.133, δ выполняет следующие логические функции:

$$\overline{C}_{n+x} = \overline{Y1} (X1 + \overline{C_n}), \qquad (1.19)$$

$$\overline{C}_{n+y} = \overline{Y2} [X2 + Y1 (X1 + C_n)],$$
 (1.20)

$$\overline{C}_{n+z} = \overline{Y3\{X3 + Y2[X2 + Y1(X1 + C_n)]\}},$$
 (1.21)

$$Y = Y4 (X4 + Y3) (X4 + X3 + Y1) (X4 + X3 + X2 + Y1),$$

(1.22)

$$X = X4 + X3 + X2 + X1. (1.23)$$

В табл. 1.112 показаны соотношения между операндами A и B, логическим уровнем на выходе переноса C_{n+4} и входным переносом C_n . Микросхема $K155И\Pi 4$ потребляет ток 72, $K531И\Pi 4\Pi$ 109 мА. Время задержки распространения сигнала от входов до выходов не превышает для $K155\Pi 14-22$, для $K531\Pi 14\Pi-10$ ис.

Таблица 1.109. Данные на выходе C_{n+z} СУП ИП4

				на выходе о
	Вход		Выход	Вход
G3 G2 G1	P3 P2 PI	Cn	C _{n+z}	G4 G3 G2 G1
H x x x x H x x x X H x x x X	x x x H x x H H x H H H	x x x B	B B B	H x x x x x H x x x x x x x x x x x x x
Любые входные	другие Уровни		Н	Любые входиые уро

T а блица 1.110. Данные на выходе \overline{G} СУП ИП4

Вход	Į	Выход
$G4 \overline{G3} \overline{G2} \overline{G1}$	P4 P3 P2	Ğ
H x x x x x H x x x x H x x x x H x x x x H л л л л	х х х Н х х Н Н х Н Н Н другие овни	H H H H B

Микросхемы K555СП1 и K531СП1 (рис. 1.134) — четырехразрядные цифровые компараторы. Компаратор СП1 имеет 11 входов. Четыре пары входов принимают для анализа два четырехразрядных слова A0—

 $\hat{A}3$ и B0—B3. Три входа I(A < B), I(A = B), I(A > B) нужны для создания схемы наращивания, т.е. увеличения емко-

сти компаратора.

Компаратор имеет три выхода результатов анализа: A>B, A=B и A<B. Все возможные комбинации поразрядных соотношений входных кодов, а также уровней на входах каскадирования сведены в табл. 1.113, где показаны соответствующие результирующие уровни на выходах A>B, A=B и A<B. Шесть последних строк таблицы отображают режим наращивания каскадов, которое может быть последовательным

Таблица 1.111. Данные на выхоле Р СУП ИП4

	В	юд		Выход
P4	P 3	$\overline{\overline{P}}2$	P1	P
Н	Н	Н	Н	Н
Любы ные ур			вход-	В

или параллельным. При последовательном наращивании выходы $A{>}B$, $A{=}B$ и $A{<}B$ от схемы, анализирующей младшие разряды, следует присоединить к одноименным входам последующего каскада. Этим способом при двух компараторах СП1 можно сравнивать два восьмиразрядных слова. Нетрудно подсчитать число каскадов для любой большей длины слова. Однако каждый последовательный каскад добавит время задержки распространения сигнала 15 нс. Для правильной работы многокаскадного компаратора на входы первой микросхемы

Таблица 1.112. Определение соотношения операндов A и B с помощью СУП ИП4

Вход Сп	Выход переноса С	Активные уровни низкие	Активные уровин высокие	Вход Сп	Выход переноса С _{п+4}	Активные уровни низкие	Активные уровни высокие
B B	B H	$\begin{array}{c} A \geqslant B \\ A < B \end{array}$	A ≤ B A > B	H H	B H	$\begin{array}{c} A > B \\ A \leqslant B \end{array}$	$\begin{array}{c} A < B \\ A \geqslant B \end{array}$




Рис. 1.133. Присоединение СУП к АЛУ

I(A>B) и I(A<B) следует подать напряжения высокого уровня, а на вход $I(A\approx B)$ — низкого.

На рис. 1.135 показана схема параллельного компаратора для двух 24-разрядных слов. Здесь младший (нижний в схеме) компаратор СП1 используется как четырехразрядный, четыре старших — как пятиразрядные (входы I(A>B) и I(A<B) служат пятой парой разрядных входов, т.е. А4 и В4 соответственно). На входы I(A=B) старших компараторов подано напряжение нулевого уровня. Таким способом и одиночную микросхему СУП1 можно использовать как пятиразрядный компаратор.

1.21. ЖДУЩИЕ МУЛЬТИВИБРАТОРЫ И АВТОГЕНЕРАТОРЫ

В составе серий ТТЛ имеется несколько аналого-импульсных схем — ждущих и управляемых по частоте мультивибраторов. Они позволяют простейшим способом сформировать синхронизированные так-




Рис. 1.134. Цифровой компаратор СП1 (а) и его цоколевка (б)

товые последовательности импульсов, расширить длительность коротких импульсов, сформировать импульсы разрешения нужной длительности, надежно отмерить интервалы времени до единиц минут, построить петли фазовой автоподстройки.

Микросхема К155АГ1 (74121, рис. 1.136) — одноканальный ждущий мультивибратор. Он формирует калиброванные импульсы с хорошей стабильностью длительности. Мультивибратор содержит внутреннюю ячейку памяти — триггер с двумя выходами Q и Q. Поскольку оба выхода имеют наружные выводы (6 и 1 соответственно), разработчик получает от микросхемы парафазный сформированный импульс. Триггер имеет три импульсных входа логического управления (установки в исходное состояние) через элсмент Шмитта. Вход В (активный перепад —

положительный) дает прямой запуск триггера, входы \overline{A} 1, $\overline{A}2$ — инверс-

ные (активный перепад - отрицательный).

Сигнал сброса, т. е. окончания импульса в триггере, формируется с помощью RC-звена: времязадающий конденсатор C_{τ} подключается между выводами микросхемы 10 и 11, резистор R_{τ} включается от вывода 11 к положительной цине питания 5 В.

На кристалле схемы (между выводами 11 и 9) имеется внутренний интегральный резистор $R_{\rm BH}$ с номиналом примерно 2 кОм. Зависимость длительности выходного импульса $\tau_{\rm BMx}$ от номиналов R_{τ} и C_{τ} представлена на диаграмме (рис. 1.127, ø). Если требуемый номинал $R_{\tau} \leqslant R_{\rm BH}$, можно использовать только внутренний резистор (т. е. подать питание 5 В на вывод 9 и подключить C_{τ} между выводами 10 и 11).

Длительность выходного импульса можно не только определить по диаграмме, но и подсчитать

$$\tau_{\rm phy} = C_{\tau} R_{\tau} \ln 2 \approx 0.7 C_{\tau} R_{\tau}$$
 (1.24)

Если R_{τ} $\rightarrow \infty$ и $C_{\tau}=0$ (т. е. эти элементы отсутствуют) длительность выходного импульса $\tau_{\rm вых}$ будет не более 35 нс. Включение этих элементов удобно для генерации импульсов сброса (на цифровой плате дополнительные RC-элементы — инородные детали). Длительность импульса мало зависит от температуры и питающего напряжения. Желательно включать RC-фильтр в цепь питания мультивибратора.

В табл. 1.114 дана сводка сигналов логического управления мультивибратором АГ1. Первые четыре строки здесь показывают зависимость статических выходных уровней Q и \overline{Q} от логических уровней на входах $\overline{A1}$, $\overline{A2}$, B (установка триггера в исходное состояние). Нижняя часть табл. 1.114 содержит пять условий генерации одного выходного импульса и указывает фазу сигналов на выходах Q и \overline{Q} . Отклик с длительностью $\tau_{\text{вых}}$ получается при положительном перепаде на входе B

Таблица 1.113. Состояния цифрового компаратора СП1

F	Зход сравнен	ия данных		Вход н	аращивания	каскадов	
A3, B3	A2, B2	A1, B1	A0, B0	I (A>B)	I (A <b)< th=""><th>I (A=B)</th><th></th></b)<>	I (A=B)	
A3>B3 A3 <b3 a3="B3</td"><td>x A2>B2 A2<b2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2</b2 </td><td>x x x x A1>B1 A1<b1 a1="B1</td"><td>x x x x A0>B0 A0<b0 A0=B0 A0=B0 A0=B0 A0=B0 A0=B0 A0=B0</b0 </td><td>x x x x x x B H H X C</td><td>x x x x x x H B ii x B</td><td>x x x x x x H H B B H</td><td></td></b1></td></b3>	x A2>B2 A2 <b2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2</b2 	x x x x A1>B1 A1 <b1 a1="B1</td"><td>x x x x A0>B0 A0<b0 A0=B0 A0=B0 A0=B0 A0=B0 A0=B0 A0=B0</b0 </td><td>x x x x x x B H H X C</td><td>x x x x x x H B ii x B</td><td>x x x x x x H H B B H</td><td></td></b1>	x x x x A0>B0 A0 <b0 A0=B0 A0=B0 A0=B0 A0=B0 A0=B0 A0=B0</b0 	x x x x x x B H H X C	x x x x x x H B ii x B	x x x x x x H H B B H	

или при отрицательном, поданном на вход A1 (или A2). На неиспользуемые входы иадо подавать сигналы согласно последним пяти строкам табл. 1.114. Вход В можно использовать как разрешающий (с высоким уровнем).

Мультивибратор АГ1 иельзя перезапустить, пока не истекло время $\tau_{\text{Вых.}}$ Запущенный мультивибратор нечувствителен ко входным сигналам $\overline{\text{AI}}$, $\overline{\text{A2}}$ и В. Входная схема с триггером Шмитта обеспечивает надежный запуск (по входу В) при медленно нарастающем напряжении запуска (например, даже при скорости нарастания фронта запуска 1 B/c). Помехоустойчивость по входам — 1.2, по питанию — 1.5 B.

Длительность выходиых импульсов можно менять от 30 нс до 0,28 с, номиналы резисторов следует выбирать в пределах 2—40 кОм, а конденсаторов 10 п Φ — 10 мк Φ .

Диаграммы выходных и запускающих по входам A, B импульсов приведены на рис. 1.137. Здесь для обычного исполнения средний уровень

 $U_{\rm cp} = 1,3$ В, для варианта LS уровень $U_{\rm cp} = 1,5$ В; условия нагрузки: $C_{\rm H} = 15$ пФ, $R_{\rm H} = 400$ Ом.

Микросхемы К155АГЗ и К555АГЗ (рис. 1.138, а, б) — два ждущих мультивибратора с возможностью перезапуска. Каждый мультивибратор имеет выходы Q и Q, вход сброса R (активный уровень — низкий) н два входа запуска В — прямой с активным высоким уровнем и A — инверсный с активным низким уровнем. На рис. 1.138, в показано подключение времязадающих элементов R_т и C_{т к вы-}

	Выход	
A>B	A <b< td=""><td>A=B</td></b<>	A=B
внвнвнвнннв	Н В Н В Н В Н В Н Н Н В	H H H H H H H H H H H H H H H H H H H




Рис. 1.135. Схема сравнения двух 24-разрядных слов

водам каждого мультивибратора, на рис. 1.138, z — подключение низковольтного электролитического конденсатора большой емкости ($U_{\pi po6} \leqslant \leqslant 1$ B).

 $\vec{\Pi}$ ля микросхемы K155AГ3 длительность импульса (при $C_{\tau} > 1000$ пФ)


можно подсчитать по формуле:

$$\tau_{\text{phy}} = 0.28R_{\tau} C_{\tau} (1 + 0.7/R_{\tau})$$
 (1.25)

либо выбрать номиналы R_{τ} и C_{τ} по графикам (рис. 1.138, ∂). Пля микросхемы К555АГ3:

$$\tau_{\text{HMX}} = 0.45 R_{\tau} C_{\tau}. \tag{1.26}$$

Выходные и управляющие сигналы для одного мультивибратора из микросхемы $A\Gamma 3$ сведены в табл. 1.115. Первые три ее строки показывают, как с помощью статических уровней, поданных на входы \overline{R} , \overline{A} и В, можно установить напряжение высокого уровня на выходе Q (на выходе \overline{Q} — низкого). В последние три строки сведены комбинации уровней, а также импульсных перепадов (положительные на входах \overline{R} и B, отрицательный на входе \overline{A}), дающие выходной импульс.






Рис. 1.136. Мультнвибратор АГ1 (a), его схема включення (б) и зависимость длительности выходного импульса от номиналов R_{τ} и C_{τ}

Таблица 1.114. Управление и сигналы мультивибратора К155АГ1

	Вход		Вых	юд		Вход		Вь	ход
ĀĪ	$\overline{\mathrm{A}2}$	В	Q	Q	ĀĪ	$\overline{A2}$	В	Q	Q
H x x B B	x H x B	B B H x B	H H H	B B B 	↓ ↓ H x	B ↓ x H	B B ↑	 - - - - -	

Таблица 1.115. Сигналы управления для мультивибратора из микросхемы AГ3

	Вход		Вых	юд		Вход		Вы	ход
Сброс R	Ā	, в	Q	Q	Сброс R	Ā	В	Q	Q
H x x	x B x	x x H	H H H	B B B	B B	H ↓ H	↑ B B		

Если согласно этим условиям мультивибратор $A\Gamma 3$ запущен, выходной импульс можно продолжить, подав на вход \overline{A} — напряжение низкого уровня (или на вход B — высокого). С момента этой дополнительной операции — перезапуска до окончания импульса пройдет время $\tau_{\text{вых}}$, определяемое времязадающими элементами R_{τ} , C_{τ} . Выходной импульс можно оборвать, подав на вход сброса \overline{R} напряжение низкого




Рис. 1.137. Диаграммы запуска мультивибратора АГ1: a — отрицательным импульсом; δ — положительным импульсом






Рис. 1.138. Мультивибратор АГЗ:

a — обозначение; δ — структурная схема и цоколевка; ϵ — подключение элементов R_{τ} и $C_{\tau};$ ϵ — подключение низковольтного конденсатора; δ — диаграмма зависимости длительности импульса от номиналов R_{τ} и C_{τ}





уровня. Максимальное время выходного нмпульса 40 нс, поскольку паразнтная емкость вывода R_{τ}/C_{τ} на землю около 50 п Φ .


Если оба ждущих мультивибратора в микросхеме АГЗ включить по кольцевой схеме, то можно построить мультивибратор-автогенератор (см. рис. 2.83, б).


Потребляемый микросхемой Қ155АГЗ ток составляет 66 мА, для Қ555АГЗ — 20 мА; стекающий коллекторный ток выходов может быть до 40 мА.


Микросхема К531ГГ1 (рнс. 1.139, а) — генератор, частота которого управляется напряжением. Он содержит два мультивибратора-автогене-

Рис. 1.139. Двухканальный мультивнбратор $K531\Gamma\Gamma\Gamma$: a- расположение выводов; b- зависимость частоты автогенерации от емкости конденсаторо C_{τ} : a- характеристика управления часто-

той







ратора, у каждого из которых имеются входы управления частотой (УЧ) и диапазоном частоты (Д). Для фиксирования частоты генерации (если на вход Д подано напряжение высокого уровня, а на вход УЧ—низкого) к выводам 4,5 (или 12, 13) требуется подключить единственный элемент: либо конденсатор С $_{\tau}$, либо пьезоэлектрический резонатор.

На выходах мультивибраторов получаем меандр с частотой, которую можно рассчитать по уравнению

$$f_0 = (5 \cdot 10^{-4})/C_{\tau} \tag{1.27}$$

либо выбрать по графику (рис. 1.139, б).

Для маломощного исполнения данной микросхемы выходная частота окажется в 5 раз меньшей при той же емкости конденсатора С $_{\tau}$. Для К531ГГ1 диапазон выходиой частоты составляет 1 Гц...60 МГц н более. Потребляемый микросхемой ток питания составляет 110...150 мА. Выходной ток нагрузки не должен превышать 20 мА.

По входу разрешения \overline{EI} выходную последовательность можно запретить, если подать на вход \overline{EI} напряжение высокого уровня. При напряжении ннзкого уровня на входе \overline{EI} начнется генерация (в схеме LS124 она продолжается независимо от сигнала \overline{EI}). Для повышения стабнльностн генерации микросхема имеет четыре вывода питания. Два из них (16 н 9) принадлежит выходным буферным каскадам обоих мультивибраторов, через другую пару выводов (15 и 8) питание передается на автогенераторную часть схемы и на каскады управления частотой. Несмотря на такую развязку по питанию, одновременная работа двух мультивибраторов из одной микросхемы как генераторов, частота которых управляется напряжением (ГУН), не рекомендуется.

На рис. 1.139, в показаны графики управления частотой ГУН. При фиксированном напряжении диапазона U_{π} (например, $U_{\pi}=3.5\,$ B), регулируя напряжение $U_{y\pi p}$ на входе управления частотой УЧ в пределах




Рис. 1.140. Две типовые схемы применения микросхемы К531ГГ1

1,5...4 В, можно изменить выходную частоту почти на +20 %. При С $_{\tau}=2$ пФ, $U_{y\pi p}=4$ В и $U_{z}=1$ В минимальное значение частоты автогенерации равно 60, а максимальное 85 МГц.

На рис. 1.140 показаны две типовые схемы применення микросхемы Қ531ГГ1. В них мультивибратор (рис. 1.140, а) работает как задающий кварцевый (частота f₁), а мультивибратор (рис. 1.140, б) как ГУН.

щий кварцевый (частота f_1), а мультивибратор (рис. 1.140, δ) как ГУН. Петля ФАП (рис. 1.140, a) использует простой фазовый компаратор ФК, например исключающее ИЛІИ (см. рис. 1.34). В схеме имеется два делителя частоты: на коэффициент М и на N. Поскольку после захвата на схему ФК должны приходить равные частоты (опорная f_1/M и выходная f_0/N), нетрудно вычислить, что при $f_1/M = f_0/N$ частота

$$f_0 = (N/M) f_1.$$
 (1.28)

Если быстродействия ΦK недостаточно, коэффициенты деления обоих делителей можно попытаться увеличить в K раз, выходная частота от этого не изменится.

На рис. 1.140, б показана схема петли ГУН, где в качестве ФК использован компаратор (сравниватель) К531СП1 параллельных цифровых слов (а не последовательных потоков). Такое решение более надежно для высоких частот. Для исключения паразитной автогенерации параллельно низкочастотному кварцевому резонатору полезно подключать конденсатор емкостью 5...15 пФ.

2. ЦИФРОВЫЕ МИКРОСХЕМЫ КМОП

Из многочисленных серий цифровых микросхем на полевых транзисторах наибольшее распространение получили серии микросхем КМОП.

Сокращение КМОП — это начальные буквы четырех слов из полного определения: комплементарные полевые транзисторы со структурой металл — окисел — полупроводник. Слово комплементарный переводится как взаимно дополняющий. Так называют пару транзисторов, сходных по абсолютным значениям параметров, но с полупроводниковыми структурами, взаимно отображенными как бы в виде негатива и позитива. В биполярной схемотехнике — это транзисторы п-р-п и р-п-р, в полевой р-канальные и п-канальные. Здесь р — первая буква слова positive, п— negative.

Интересно, что на первых этапах развития биполярных цифровых микросхем предсказывали широкое распространение комплементарных биполярных логических элементов на р-п-р и п-р-п транзисторах. К примеру, если в ТТЛ удалось бы заменить выходной каскад на двухтактный комплементарный, принципиально повысилась бы экономичность элемента. Однако биполярная комплементарная транзисторная логика не прижилась из-за трудности изготовления на кристалле большого количества компактных по площади и высококачественных по параметрам интегральных р-п-р транзисторов.

Напомним, что в аналоговой схемотехнике, где p-п-р транзисторы просто необходимы как для упрощения схемотехники, так и для улучшения свойств усилителей, проблема создания хороших p-п-р транзисторов для технологов все еще существует. Поэтому реально биполярные

микросхемы ТТЛ имеют иа выходе так называемый квазикомплементарный каскад. На кристалле делают только n-p-n транзисторы. Эта компромиссная схема элемента ТТЛ оказалась оптимальной и перспективной на многие десятнлетия.

Первые попытки выпускать серии простых полевых элементов, сходных по схеме с РТЛ (см. рнс. 1.1, в), к успеху не привели. Логические элементы получались крайне медленнодействующими, поскольку внутреннее сопротивление канала у полевого транзистора на порядок больше, чем сопротивление между коллектором и эмиттером насыщенного биполярного транзистора. Однополярные микросхемы МОП не отличались ни помехоустойчивостью, ни малой потребляемой мощностью. Хорошие результаты дало применение двуполярного инвертора, построенного на комплементарной полевой паре.

2.1. УСТРОЙСТВО И СВОЙСТВА ЛОГИЧЕСКОГО ЭЛЕМЕНТА КМОП

На рис. 2.1, a показано условно поперечное сечение р-канального полевого транзистора VT1, к которому подключен управляющий переключатель S1, подано напряжение питания $U_{n.n}$ и присоединен резистор нагрузки стока R_c . Транзистор VT1 имеет объем кремния с электронной проводимостью. Этот объем называется n-подложка. Методом




Рис. 2.1. Включение р-канального МОП-транзистора (а) н схема (б) для снятия его передаточной характеристики (в)

диффузии в объеме сделаны две области с повышенной концентрацией положительных носителей — дырок. Это области истока И и стока С с проводимостью p+. Знак «+» означает повышенную концентрацию носителей. Чем запас носителей больше, тем больше может быть плотность тока в канале и тем значительнее кругизна полевого транзистора.

На поверхности п-подложки (это левая вертикальная плоскость на рис. 2.1, а) создают специальным окислением поверхности кремния высококачественный слой кварцевого стекла SiO₂. Толщина этого слоя около 1 мкм. Поверх слоя SiO₂ напыляется металл—алюминий. Если транзистор VT1 в схему не включен, его исток не связан со стоком электрически, так как между этими областями р+ находится п-кремний подложки.

Подложку П надо присоединить к самой положительной по потенциалу точке схемы, в данном случае это провод $U_{\rm и.п.}$. Исток также присоединием к этому проводу. Из области истока положительные носители р теперь могут уходить в канал к отрицательному полюсу питания —

U_{и.п.} ,если к нему присоединить электрод истока И.

В этом транзисторе канал создается методом электростатической индукции. Канал проводимости наведется, когда через переключатель SI присоединим затвор 3 транзистора VTI к низкому входному уровню H. На затворе относнтельно подложки скопится отрицательный заряд, на поверхности полупроводника — положительный. Нетрудно видеть, что в этом случае области р+ замкнуты положительными носителями, поэтому через канал VTI и резистор нагрузки R_c течет ток стока I_C , а на выходе имеется высокий уровень напряжения $U_{\rm выx} = U_{\rm выx}^{\rm I}$. Таким образом получилась условная схема полевого элемента РТЛ. Входного тока затвора здесь нет, поэтому резистор ограничения тока затвора (аналог $R_{\rm B}$, рис. 1.1, a) не требуется. Выходное напряжение высокого уровия

$$U_{\text{BMX}}^{1} = U_{\text{M-II}} R_{\text{c}} / (R_{\text{c}} + R_{\text{R}})$$
 (2.1)

здесь несколько меньше, чем напряжение $U_{\pi,\pi}$, поскольку внутреннее сопротивление канала R_{κ} составляет 1 кОм...10 кОм и более. Для примера, пусть $R_c = 100$ кОм и $R_{\pi} = 10$ кОм. При $U_{\pi,\pi} = 10$ В получим $U_{\text{вых}}^1 = 9,1$ В.

Чтобы канал проводимости исчез и цепь выходного тока I_c разом-кнулась, следует движок S1 перевести в положение высокого входного уровня В. Тогда на «конденсаторе» затвор — подложка напряжения нет $(U_{a,\mu}=0)$ н положительные носители в канале не индуцируются. На выходе логического элемента $U_{выx}=0$, точнее: через R_c выходной провод элемента присоединен к нулевому проводу питания (т. е. к «земле»).

Если S1 заменить потенциометром R (см. рис. $2.1, \delta$), можно снять передаточную переходную характеристику р-канального ключа (рис. $2.1, \delta$). Постепенно уменьшая напряжение на затворе относительно истока U_{3M} до нуля, можем обнаружить, что выходное напряжение также начнет уменьшаться и канал проводимости исчезнет при пороговой разиости потенциалов $U_{3M} = U_{\text{пор}}^{\text{p}}$. Для первых полевых транзисторов $U_{\text{пор}}$ превышало 4...5 В, поэтому для надежного различения уровня 0 (т. е. низкого порогового уровня 4...5 В) и уровня 1 приходилось выбирать $U_{\text{п.п}} = 15...30$ В, что было непрактичио.

Пороговое напряжение открывання оказывается тем меньше, чем выше степень легирования каиала и чище поверхность кремния под изоляцией. Этим начальным напряжением нейтрализуются, как бы «разгоняются», паразитные заряды, скапливающиеся на загрязнениях и дефектах поверхности. Для специальных особо низковольтных полевых транзисторов, предназначенных для микросхем, работающих от одного гальванического элемента с напряжением 1,5 В, пороговое напряжение

технологи снижают до 0,2 ... 0,3 В.

Вернемся к характеристике (рис. 2.1, s). Наклонная часть ее соответствует усилительному режиму полевого транзистора. Действительно, здесь приращением входного сигнала $U_{\text{выx}} = U_{\text{ЗИ}}$ уменьшается выходное напряжение между стоком и истоком $U_{\text{выx}} = U_{\text{СИ}}$. Коэффициент усиления (т. е. наклон характеристики):

$$K_{IJ} = SR_{c} \tag{2.2}$$

Учтем, что крутизна полевого транзистора S невелика и обратно про-

порциональна сопротивлению его канала R_{κ} . Следовательно, $K_U \approx R_c/R_{\kappa}$. Если взять цифры примера к формуле (2.1), получим значение K_U на уровне 10, что и определяет малую крутизну наклона характеристики. Увеличить наклон реально можно, если повысить сопротивление R_c . Но это приведет к низкому быстродействию ключа.

Аналогично строится схема полевого элемента РТЛ на п-канальном транзисторе (рис. 2.2, а). Здесь дан разрез п-канального полевого транзистора VTI. По сравнению с р-канальным, у него подложка р-типа (кремний, бедный электронами), в которой сделаны легированиям п+области истока и стока, обогащенные отрицательными носителями — электронами. К затвору (пленка алюминия на поверхности окисла SiO₂) подключен управляющий переключатель S1.




Рис. 2.2. Включение п-канального МОП-транзистора (а) и схема (б) для снятия его передаточной характеристики (в)

Каким образом можно создать канал с р-проводимостью между n^{++} -областями истока и стока? Очевидно, если подать от S1 высокий потенциал на затвор (относительно заземленной подложки), металл затвора будет заряжен положительно, поверхность полупроводника — отрицательно. Канал на рис. 2.2, а замкнут, и от плюса источника $U_{\rm м.n}$ в нулевой провод течет ток стока $I_{\rm c.}$

В отличие от рис. 2.1, а в данном случае выходное напряжение окажется на низком логическом уровне:

$$U_{\text{BHX}}^{0} = U_{\text{H-II}} R_{\text{K}} / (R_{\text{G}} + R_{\text{K}}). \tag{2.3}$$

Используя даниые предыдущего примера [см. формулу (2.1)], получаем $U_{\rm BMX}^0=0.9$ В. Если подать на затвор через S1 нулевой потенциал, ннзкий уровень, п-канал разомкнется (поскольку затвор и исток будут коротко замкнуты, между ними не будет разности потенциалов). На выходе появится напряжение высокого логического уровия — потенциал $U_{\rm п.n.}$, точнее выходной провод через $R_{\rm c}$ окажется соединенным с положительным полосом источника. Пороговое напряжение данного п-канального РТЛ — элемента $U_{\rm rop}^{\rm n}$ можно определить, собрав устройство (рис. 2.2, б) и сняв с его помощью передаточную характеристику (рис. 2.2, в) элемента.

Как указывалось, р- и п-канальные цифровые элементы (рис. 2.1, α н 2.2, α) сами по себе оказались непрактичными как базовые для массовых микросхем прежде всего нз-за низкого быстродействия. Действительно, при R_c =100 кОм и емкости нагрузки C_{H} =30 пФ время отключения составит

$$t^{1,0} = 2.2 R_c C_H = 6.6 \text{ MKC}.$$
 (2.4)

По-другому, быстродействие микросхем на базе одиополюсных полевых ключей не должно превышать 150 к Γ ц (что и подтвердилось практикой).




Рис. 2.3. Инвертор КМОП:

a— схема для снятия переходной характеристики; δ — передаточная характеристика; a— управление инвертором; a— замкнут п-канальный транзистор; a— замкнут р-канальный транзистор; a— эквивалент выходной схемы инвертора KMOII

Увеличить быстродействие на порядок позволяет последовательное (столбиком) соединение р- и п-канальных МОП-транзисторов. Тогда резистор R_c в схеме не нужен, а заряд и разряд паразитных нагрузочных емкостей будет происходить через относительно небольшие сопротивлення р- и п-каналов R_κ^p и R_κ^n . Таким образом, схема цифрового переключателя станет двухполюсной, аналогично выходной цепи $TT \Pi$ -элемента.

На рис. 2.3, а показано последовательное соединение комплементарных МОП-транзисторов: р- и п-канального. Их затворы подключены к движку потенциометра. Нагрузки на выходе нет.

Если движок находится внизу, на оба затвора сразу подается нулевой уровень, поэтому полностью открыт только р-канал н разомкнут п-канал. Выходное напряжение $U_{\text{вых}}^1 = U_{\text{и.п.}}$. Если перевести движок в крайнее верхнее положение, на выходном проводе появится иулевое напряжение $U^0_{\text{вых}} = 0$, потому что теперь пканал будет замкнут, а р-канал разомкнется. Когда на затворы от движка поступает среднее напряжение $U_{\text{и.и}}/2$, выходное напряжение также окажется близким к $U_{\text{п.u}}/2$, если сопротивления каналов примерно равны $\left(R_{\kappa}^{p} \gtrsim R_{\kappa}^{n}\right)$.

На рис. 2.3, δ показана результирующая передаточная характеристика инвертора КМОП $U_{\text{вых}}(U_{\text{вх}})$. Точки изломов характеристики соответствуют пороговым напряжениям включения π - и р-канала, τ . е. $U_{\text{пор}}^{\text{n}}$ и $U_{\text{пор}}^{\text{p}}$. Для анализа работы инвертора DD1 воспользуемся управляющим переключателем S1 (рис. 2.3, δ).

На рис. 2.3, z показано, что при высоком уровне, поступающем от S1 на оба затвора, т. е. на вход инвертора DD1, верхний р-канальный транзистор VT1 как бы оборван, а нижний VT2 эквивалентен сопротивлению канала R_{κ}^{n} . Рисунок 2.3, ∂ иллюстрирует подачу на вход иивертора низкого логического уровня. Замкнется верхний транзистор VT1, через его сопротивление R_{κ}^{p} на выход поступит напряжение высокого уровня. Важно, что нижний транзистор VT2 оборван. На рис. 2.3, e отображен эквивалент выходной цепи инвертора DD1. Это переключатель S2.

Чтобы получить более полное представление о свойствах входной и выходной цепей КМОП-инвертора, полезно рассмотреть поперечное сечение того участка кремниевой п-подложки, где он расположен. Такой эскиз показан на рис. 2.4, а. Следует учесть, что по горизонтали размер этой структуры не более 50 мкм, а по вертикали менее 10 мкм (толщина в буквальном смысле несущей п-подложки 300 мкм). Вблизи поверхности подложки расположена диффузионная область р-примеси, чтобы сделать «карман». Знаками р+ обозначены области истока и стока р-канального МОП-транзистора с повышенной концентрацией дырок. Для п-канального МОП-транзистора сделаны в «кармане» две высоколегированные п+-области. Здесь избыток электронов, это области истока и стока,

С помощью металлизации поверхности кристалла элементы структуры соединяются в схему инвертора DD1 (рис. $2.4, \delta$). К затворам присоединен защитный стабилитрон VD1. На рис. 2.4, a стабилитрон не показан, но ои присутствует в структуре обязательно, иначе вход инвертора будет пробит статическим электричеством. Природу пробоя тонкого окисного слоя SiO_2 можно уяснить, вспомнив формулу заряда конденсатора C=q/U. Затвор и поверхность подложки суть обкладки конденсатора С. Если в нем накопится случайный заряд q, потенциал между обкладками станет U. Если заряд стал чрезмерным (ведь ему некуда стекать), U превысит напряжение пробоя тонкого слоя диэлектрика SiO_2 (толщина примерно равна 1 мкм). K слову, МОП- и КМОП-усилители без защитного стабилитрона существуют. Они предназиачены для электрометрических цепей, r. e, фактически для измерения заряда q. Это специально оговаривается в сертификате прибора.

Цифровые микросхемы должны быть крайне устойчивы к таким явлениям, как пробой от статического или наведенного от силовых сетей электричества. Прежде всего защита гарантируется их структурой. На рис. 2.4, в показана полиая эквивалентная схема инвертора КМОП. Стоковое напряжение (плюс источника питання) подключается на п-под-





Рис. 2.4. Особенности инверто-ра КМОП:

 α — поперечное сечение структуры КМОП; δ — защитный диод на входе инвертора; θ — полная схема инвертора с защитными и паразитными диодамн



ложку. Низкий уровень напряжения питания присоединяется к специ-

альной шине, соединяющей «карманы» (см. рис. 2.4, a).

Коиденсатор С на рис. 2.4, в символизирует входную емкость инвертора. Как правило, она составляет от 5 до 15 пФ. Диоды VD1—VD3 защищают изоляцию затвора от пробоя. Диод VD1 имеет пробивное напряжение 25 В, VD2 и VD3—50 В. Последовательный резистор R=200 Ом... 2 кОм не позволяет скачку тока короткого замыкания передаваться в незаряженную входную емкость затворов С. Тем самым защищается выход предыдущего (управляющего) инвертора от импульсной перегрузки.

Диоды VD4—VD6 защищают выход инвертора от пробоя между п+ и р+-областями (см. рис. 2.4, а, по горизонтали). Здесь также верхний диод VD4 имеет пробивное напряжение 50 В, иижний VD5—25 В. Эти диоды, как правило, составиая часть структуры (рис. 2.4, а). Диод VD6 защищает канал от ошибочной перемены полярности питания.

Такие диоды делаются в структуре специально.

Рассмотрим электрические параметры инвертора КМОП. На рис. 2.5, a, δ показаны пути тока через нагрузки инвертора $R_{\rm H}$ при высоком (В) и низком (Н) уровиях, поступающих от управляющего переключателя S1. Если от S1 подан высокий В входной уровень, п-транзистор (см. рис. 2.5, a) замкнут, от источника питания $U_{\rm H, \pi}$ через резистор $R_{\rm H}$ в п-канал втекает ток нагрузки низкого уровня $I_{\rm BMX}^0$. На рис. 2.5, δ

показан р-транзистор замкнутым, для этого от S1 подан низкий уровень H. От провода $U_{\text{и.п.}}$ через р-канал в нагрузку $R_{\text{и.}}$ стекает ток нагрузки высокого уровня $I_{\text{вых.}}^1$. Чтобы высокий и низкий уровни ($U_{\text{вых.}}^1$ см. рис. 2.1, б и $U_{\text{вых.}}^0$, см. рис. 2.2, б) инвертора максимально приближались к напряжениям $U_{\text{и.п.}}$ н 0 B, необходимо выполнить условие, чтобы сопротивление канала $R_{\text{к}} \ll R_{\text{п.}}$ как для р-, так и для п-канала.

Условие $R_k \ll R_B$ выполняют для специально конструируемых мощных ииверторов КМОП, работающих на выходах микросхем. Напомиям, что малое сопротивление канала R_k равноценно повышенной крутизне усиления S полевого транзистора. Пределы $I_{\rm Bыx}^0$ и $I_{\rm Bux}^1$ для оконечных буферных инверторов обычно оговариваются. Если их превысить, структура может разрушиться. Оконечные транзисторы с большой крутизной занимают значительную часть площади кристалла микросхемы.






Рис. 2.5. Выходные токи инвертора КМОП (а и б), нагрузка ннвертора (в)





Выход малосигнального инвертора внутри микросхемы работает в другом режиме. Он нагружается на очень большое входное сопротнвление последующего инвертора. Эквивалент такого включения показан на рис. 2.5, a. Здесь выходной скачок $U_{\rm Bыx}$ от логического элемента — источника (ЛЭИ) попадает на вход ЛЭ нагрузки (ЛЭН). Поскольку $R_{\rm Bx}^{\rm ЛЭН} \sim 10^{12}$ Ом, ясно, что установившиеся токи $I_{\rm Bыx}^0$ и $I_{\rm Bыx}^1$ будут ничтожно малыми фактически при любом значении $R_{\rm K}$ (обычно, для малосигнальных инверторов $R_{\rm K} = 5...10$ кОм). Следовательно, статические напряжения высокого и низкого уровня на выходе ЛЭИ будут практически равны $U_{\rm R, II}$ и 0 В. Однако в момент скачка напряжения $U_{\rm Bыx}^{\rm ЛЭИ}$ через сопротивление его каналов $R_{\rm K}$ должна зарядиться (или разрядиться) входная емкость ЛЭН $C_{\rm Bx}^{\rm ЛЭH}$. Ее значение обычно 5...15 пФ. Следова-

тельно, при $R_{\kappa}^{J \ni M} = 5 \, \text{кОм}$ следует ожидать длительность фронта и среза входиого импульса $J \ni H$:

$$t^{0,1} \approx t^{1,0} = 2,2 R_{\kappa}^{\text{ЛЭИ}} C_{\text{вх}}^{\text{ЛЭН}} \approx 50...150$$
 нс.

Если на вход ЛЭН поступил положительный перепад $U_{\rm BMX}^{\rm ЛЭН}$, ($I_{\rm BX}^{\rm ЛЭН}$) будет заряжаться через сопротивление р-канала $R_{\rm K}^{\rm D}$. Следовательно, длительность положительного фроита импульса $U_{\rm BMX}^{\rm ЛЭИ}$

$$t^{0,1} = 2.2 R_K^p C_{BX}^{\Pi \ni H}$$
 (2.5)

Замыкание п-канала на выходе ЛЭИ вызовет разряд емкости $C_{\text{вх}}^{\text{ЛЭН}}$, поэтому время отрицательного среза импульса $U_{\text{вых}}^{\text{ЛЭИ}}$.

$$t^{1,0} = 2.2 R_K^n C_{BX}^{JJH}. (2.6)$$

Если технологическими способами уравнять R_{κ}^p и R_{κ}^n , то выходные фронты ЛЭИ $t^{0,1}$ и $t^{1,0}$ окажутся одинаковыми.

Условия, соответствующие модели (рис. 2.5, s), имеют место внутри микросхемы, т.е. на ее кристалле, где паразитные емкости $C_{\rm BX}^{\rm J3H}$ очень малы. При $t^{0.1}\!\approx\!t^{1.0}\!<\!150$ нс можно ожидать быстродействия логических устройств иа уровне 3...5 МГц.

Чтобы сохранить эти скорости обработки данных при обслуживании большого числа входов внешних ЛЭН (это входы других корпусов микросхем КМОП), требуется, чтобы ЛЭИ, работающие на выходах микросхем (буферные элементы), имели бы малые сопротивления каналов. Наибольшие импульсные токи $I_{\rm Bыx}^0$ и $I_{\rm Bыx}^1$ отдают выходы ЛЭИ, обслуживающие шины данных системы, т. е. провода, к которым присоединяется с одной стороны много выходов ЛЭИ, а с другой — много входов ЛЭН. Такие шины иногда называют тяжело нагруженными. Для их обслуживания следует применять специальные буферные элементы— шинные формирователи.

Согласно (рис. 2.5, a-s) ЛЭИ не должен потреблять ток питания, если на его входе присутствуют статические уровни: либо В, либо Н. Действительно, в первом случае разомкнут р-канал (т. е. отомкнут от нагрузки $R_{\rm Bx}^{\rm ЛЭH}$ источник $U_{\rm H.H}$), во втором случае р-канал замкнут, но $R_{\rm Bx}^{\rm ЛЭH}$ очень велико (10^{12} Ом), поэтому от источника питания $U_{\rm H.H}$ потребляется пренебрежимо малый статический ток высокого уровня $I_{\rm Bhx}^{\rm I}$.

довательность окончилась, ток $I_{\text{пот}}$ без входного сигнала становится

равным нулю.

Передаточные характеристики определяют помехоустойчивость элементов КМОП. На рис. 2.7, a показаны условные пределы характеристик (кривые 1 и 2) инвертора, а на рис. 2.7, b— неинвертирующего элемента. По вертикальным осям отмечены пороговые напряжения $U_{\rm Bыx}^1$ и $U_{\rm Bыx}^0$, когда происходит переключение состояния р- и п-каналов. Пе-




Рис. 2.6. Измерение тока потребления (a), связь входного импульса U_{nx} , импульсов тока питания $I_{двн}$, также среднего тока потребления $I_{\text{пот}}$ (б)




Рис. 2.7. Передаточные характеристики инвертора КМОП и помехо-устойчивость:

a — пределы характеристик инвертирующего элемента; δ — то же для неинвертирующего; ϵ — общая тактовая шина двух D-триггеров; ϵ — медленноменяющийся тактовый нмиульс дает ошибку счета

ресечение пороговых уровней с характеристиками дает предельные значения напряжений помех снизу $U_{\text{пом}}^0$ (помеха от шины «земля») и сверху U помеха от шины питания). Помехоустойчивость для элементов КМОП достаточно велика, так как допустимо напряжение $U^1_{\text{пом}}$ до 30 % от напряжения питания Uи.п.

Импульсная помехоустойчивость растет, если длительность входных импульсов помехи меньше, чем среднее время задержки распростране-

ния сигнала в микросхеме.

Особо следует оговорить устойчивость переключения синхронных устройств на микросхемах КМОП. Необходимо, чтобы время фронтов нарастания и спада тактового импульса было бы меньше, чем 5...15 мкс (т. е. тактовые импульсы должны иметь крутые фроиты). Во-первых, если фронт импульса длительный, пологий, инвертор КМОП долго находится в усилительном режиме, поэтому сквозной импульс тока (см. рис. 2.6, 6) чрезмерное время течет через него, структура может перегреться и разрушиться.

Во-вторых, время нарастания перепада на тактовом входе t^{0,1} должно быть меньшим, чем время $t_{3д,p}$ плюс время переходиого процесса на выходе триггериого элемента. На рис. 2.7, в показано последовательное соединение двух D-триггеров. При медленно нарастающем перепаде иа входе С выходной сигнал триггера DD1 запишется на D-вход триггера DD2, ошибочио переключится на низкий уровень (рис. $2.7, \epsilon$), поскольку фронт С еще не превысил уровень $0.7 U_{\rm H.R.}$

Необходимо принимать особые меры защиты элементов КМОП. Во-первых, все входные сигналы не должны выходить за пределы напряжения питания U_{в.п.} Если проектируются мультивибраторы (автогенераторы и ждущие), в них следует ограничивать токи перезарядки конденсаторов микроамперными уровнями, включая последовательные резисторы. Во-вторых, входы КМОП не должны оставаться исприсоединенными. Реально опасны случаи разъединения печатных плат, находящихся под питанием, когда через разъем сигналы от одной платы поступают на другую. Здесь следует предусматривать шуитирующие резисторы (к проводам $U_{u,n}$ нли нулевому). В-третьих, многие микросхемы КМОП могут работать от сигналов ТТЛ. Здесь следует подключать резисторы утечки от входа КМОП на питание ТТЛ 5 В.

Следует принимать меры защиты выходов микросхемы КМОП. Надо избегать случайных замыканий выходов буферных элементов с повышенным выходным током на провод питания. Нельзя соединять выходы обычных элементов непосредственно, поскольку произойдет замы-

кание одного из каналов на источник питания.

Если требуется параллельное соединение входов и выходов элементов, они должиы быть из одного корпуса микросхемы. Нельзя применять емкости иагрузки С_н>5000 пФ для буферных и высоковольтных оконечных элементов, поскольку такой незаряженный конденсатор равноценен перемычке короткого замыкания.

Серийные микросхемы КМОП выпускаются более десяти лет. Первые микросхемы такой структуры были низковольтиыми. Это отечествеиная серия К176 и аналогичная зарубежная СD4000А. Напряжение питания для микросхем этих серий было равно 9 В. Оно лимитировалось напряжением пробоя п-кармана (см. рис. 2.4, a).

Последующая эволюция технологии позволила повысить предел напряжения питания $U_{n,n}$ до 15 В. Вместе с тем нижний предел $U_{n,n}$ составляет 3 В. Быстродействие микросхем КМОП растет пропорционально увеличению напряжения питания. Поэтому для усовершенствованных серий К561 (аналог — серия СD4000 В) при $U_{\rm и.п}=15$ В типовое значение времени $t_{\rm 3д,p,cp}=50$ нс на логический элемент, при статической

рассеиваемой мощности — 0,4 мкВт на элемент.

Перспективная, так называемая HCMOS — логика (здесь Н — начальное сокращение перевода слова high — высококачественная) выполняется с помощью процессов ионной имплаитации и с заменой металлических пленок областей затворов на поликремниевые. Микросхемы такого исполнения конкурируют по быстродействию (10...15 нс) с микросхемами на структурах с барьером Шотки, конкретно с ТТЛ серией 74LS (К555).

2.2. ОСНОВНЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ И, ИЛИ, Z

В основе всех цифровых микросхем КМОП находятся три логических элемента: \overline{H} , \overline{H} и коммутационный ключ (КК). С помощью КК реализуются выходы с третьим состоянием очень большого выходного импеданса Z (практически разомкнуто). Полевые транзисторы можно соединять последовательно («столбиком»), поэтому элементы \overline{H} или строятся по разным схемам и в отличие от \overline{H} здесь не надо переименовывать логические уровни. Для КМОП принято, чтобы 1 отображалась высоким уровием, а 0 — низким.

На рис. 2.8, а показана принципиальная схема двухвходового элемента $\overline{\mathrm{H}}$. Это один канал из микросхемы K176ЛА7. На рис. 2.8, δ эта схема изображена в виде эквивалента с подключенными управляющими переключателями S1 и S2. Здесь транзисторы VT1 — VT4 заменены од-

нополюсными тумблерами.

Если последовательно перебрать все комбинации напряжений высоких и низких уровней, поступающих на входы A и B от S1 и S2, и рассмотреть уровни на выходе Q, получим таблицу состояний инвертора $\overline{\mathcal{U}}$ (рис. 2.8, \mathfrak{s}). Если от S1 и S2 на входы A и B подать напряжения высокого уровня (B), п-каналы транзисторов VT1 и VT2 будт замкнуты, а каналы VT3 и VT4 разомкнуты. На выходе Q окажется напряжение низкого уровия (H). Если на вход A или B поступает хотя бы один ннэкий уровень, один из каналов VT3 или VT4 оказывается замкнутым и на выходе Q появляется напряжение высокого уровня. B результате вертикальная колонка данных на выходе Q (рис. 2.8, \mathfrak{s}) соответствует функции $\overline{\mathcal{U}}$ (см. рис. 1.19, \mathfrak{s}).

Если на входы A и B подать два положительных импульса (см. рис. 2.8, г) сигнал на выходе Q будет соответствовать площади их сов-

падения (но с инверсией!).

В табл. 2.1 перечислены микросхемы КМОП с логикой $\overline{\mathbf{M}}$, входящие в серии К176 и К561, а также указаны их зарубежные аналоги из серий СD4000A и СD4000B. Цоколевки этих микросхем показаны на рис. 2.9, a— θ . На рис. 2.9, e приведена схема двойного двухвходового инвертора К564ЛА10. Здесь после двухвходового $\overline{\mathbf{M}}$ включается инвертор (см. схему рис. 2.3, a), следовательно, на затвор оконечного п-канального МОП-транзистора поступит функция \mathbf{M} . Но на стоковых резисторах нагрузки (выходы \mathbf{E}^* и \mathbf{F}^*) сигналы \mathbf{M} окажутся инвертированными, поэтому выходные состояния будут соответствовать рис. 2.8, θ . Функцию $\overline{\mathbf{M}}$ реализует также микросхема К176ЛП12 (см. рис. 2.19, θ). Четверку





Рис. 2.8. Двухвходовой элемент $\overline{\mathcal{U}}$:

a — схема; δ — эквивалентная схема управлення; ϵ — таблица электрических состояний схемы; ϵ — диаграмма входных и выходных импульсов

двухвходовых элементов $\overline{\mathbf{U}}$ с передаточной характеристикой, имеющей петлю гистерезиса (триггеры Шмитта), содержит микросхема K561T 1 11 (рис. 2.9, ∂), которой соответствует зарубежный аналог CD4093 В. Передаточная характеристика этого логического элемента по каждому

Таблица 2.1. Микросхемы КМОП $\overline{\mathbf{H}}$

			Номер	МЫ	
Серня	Обозначенне	7	8 .	9	10
K176 K561	ЛА	+	++	++	(K 564)
CD4000A CD4000B		11 11	12 12	23 23	107



Pис. 2.9. Микросхемы $\overline{\Pi}$:

a — Қ561ЛА7; b — Қ561ЛА8; b — Қ561ЛА9; c — Қ561ЛА10; b — ТЛ1; e — передаточная характеристика триггера Шмнтта ТЛ1; m — отклик логического элемента ТЛ1 на входной импульс с медлениымн фронтами

входу имеет два порога: верхний, срабатывания $U_{\text{орб}}$, и нижний, отпускания $U_{\text{отп}}$. Разность этих напряжений, т.е. гистерезис $U_{\text{г}}$, составляет 0,6 В при $U_{\text{и.п}} = 5$ и 2 В при $U_{\text{и.п}} = 10$ В. Вид передаточной характеристики и осциллограмма отклика логического элемента с гистерезисом показаны на рис. 2.9, e—ж. Помехоустойчивый элемент $\overline{\text{И}}$ со свойствами триггера Шмитта применяется для увеличения крутизны пологих фронта и спада импульса (см. рис. 2.9, ж), как основа ждущих мультивибраторов и автогенераторов. Среднее время задержки распространения в данном элементе $\overline{\text{И}}$ не более 600 нс прн $U_{\text{и.п}} = 5$ В и 300 нс прн $U_{\text{и.п}} = 10$ В.

Устройство базового элемента \overline{MJM} (рис. 2.10, a, это одии канал микросхемы K176ЛЕ5), как бы обратное по сравнению с элементом \overline{M} : здесь параллельно соединены п-канальные и последовательно р-канальные транзисторы. На рис. 2.10, δ дана эквивалентная схема, где транзисторы заменены ключами. Только совпадение низких входных уровней на входах A и B даст высокий уровень на выходе Q, так как B этот момент замыкаются оба верхних р-канальных транзистора VT1 и VT2. Присутствие хотя бы одного высокого уровня B на входах A, B означает замыкание одного из параллельных п-канальных транзисторов VT3, VT4.

Как в виде отдельных микросхем, так и в качестве частей схем регистров и счетчиков применяется комбинированная структура И/ИЛИ (см. табл. 2.2).




Рис. 2.10. Двухвходовый элемент ИЛИ:


a — схема; δ — эквивалентная схема управления; ϵ — таблида электрических состояний; ϵ — диаграмма входных и выходных нмпульсов

Таблица 2.2, Микросхемы ҚМОП $\overline{\text{ИЛИ}}$ (ЛЕ) и инверторы КМОП (ЛН)

•		Номер микросхемы							
Серия	Обозначение	1	2	5	6	10			
K176 K561	ЛЕ			+	++	++			
K561	лн	+	+						
CD4000A CD4000B	=	502	49 49	01 01	02 02	25 25			

Таблица 2.3. Состояния бифазной пары И/ИЛИ из микросхемы CD4037A

Вход		Выход		
KA	КВ	D	E	
0 1 0	0 0 1 1	1 C C	1 C C 0	






Рис. 2.11. Микросхемы ИЛИ:


a - ЛЕ5; 6 - ЛЕ6; в - ЛЕ10

Микросхема К564ЛС2, содержащая четыре канала И/ИЛИ, показана на рис. 2.12, a. Один ее канал изображен на рис. 2.12, b. На выходы D1—D4 можно с помощью входов разрешения EI_A и EI_B пропускать либо слово A1—A4, либо B1—B4 согласно логическому уравнению

$$D_n = (A_n EI_A + B_n EI_B). \tag{2.7}$$

Входы управления ${\rm EI_A}$ и ${\rm EI_B}$ можно использовать для реализацин функции A+B. Аналог <u>К</u>564ЛС2 — микросхема CD4019 A.

Микросхему К564ЛС2 удобно применять в регистрах со сденгом



Рнс. 2.12. Микросхема К561ЛС2:

a — структура; δ — схема одного канала; ϵ — цоколевка

вправо и влево, для переключения прямого и комплементарного выходных кодов, для переключения преобразований И, ИЛИ, исключающее

ИЛИ. Скорость переключения каналов 50...100 нс.

Микросхема CD4037 (рис. 2.13) содержит три бифазные пары, каждая из которых коммутирует входной сигнал C по двум выходам D и E. Три канала этой микросхемы, содержащие структуры И/ИЛИ с выходиыми инверторами, управляются общими сигналами EI A и EIB, В соответствии с табл. 2.3 на выходах D и E можно получить прямые C или инвертированные С выходиые данные.




Рис. 2.13. Микросхема CD4037 (a) и его цоколевка (б)

Микросхема имеет два вывода питания коллекторного $U_{u,n|K}$ и стокового $U_{u,n|C}$. Это необходимо, если данные приходят от устройства, где $U_{u,n|C}=3$ В. Микросхема удобна для кодирования или декодирования сигналов с расщепленной фазой в бифазных системах связи, цифровой магинтной записи на ленту, диски, барабаны, а также в устройствах магнитной памяти с пленками и сердечниками. Время задержки распространения от входа C до выхода D не превышает 250 нс.

Утобы построить логический элемент с тремя состояниями, последовательно с выходом инвертора, показанного на рис. 2.3, а, надо добавить последовательный двухполярный полевой ключ коммутации КК.

На рис. 2.14, a за инвертором DD1 следует пара разнополярных полевых транзисторов VT1 и VT2. Показаны управляющие затворами потенциалы с противоположными фазами Ф1 и Ф2: р-канал VT2 зам-кнется при низком уровне импульса Ф2, п-канал — при высоком уровне Ф1: За период t_1 ключ коммутации КК разомкнут, поскольку на затворы VT1 и VT2 поданы закрывающие уровни. На время t_2 КК замыкается, так как сразу оба транзистора VT1 и VT2 получат открывающие сигналы $\Phi1=B$ и $\Phi2=H$.

Эквиваленты схемы (рис. 2.14, a) показаны на рис. 2.14, 6, e. Здесь в дополнение к предыдущей схеме имеется инвертор DD1, формирующий две фазы сигнала управления Φ 1 и Φ 2= $\overline{\Phi}$ 1. Канал данных разомкист-

ся в случае, показанном на рис. 2.14, б, когда от переключателя S1 подается напряжение низкого уровня. Выходная цепь схемы станет высокоомной, с очень большим сопротивлением Z. Сигналы от входа в выходной провод пройти не могут. Выходы после ключа коммутации КК можно непосредственно присоединять к общей шине данных. На схеме (рис. 2.14, в) показана фазировка управляющих сигналов, при которой КК замкнут и выход данным разрешается.

Используя инверторы с третьим состоянием Z, когда нх выходы требуется соединить, важно, как и для микросхем ТТЛ, соблюдать прави-




Рис. 2.14. Элемент с третьим Z-состоянием:

a — ключ коммутации; δ — размыкание выхода (Z-состояние); s — разрешение выходу

ло: сигналы разрешения должны быть сформированы так, чтобы для соседних каналов они не перекрывались (по-другому, должен быть защитный интервал — пауза).

Ключ коммутации позволяет существенно упростить схемы одно- и двухступенчатых триггеров. Примеры этих схем можно видеть на рис. 2.46, б, на рис. 2.54, б и на рис. 2.33, а. Вид диаграммы выходных сигналов показан на рис. 2.26.

2.3. МИКРОСХЕМЫ С ИНВЕРТОРАМИ И ИХ ПРИМЕНЕНИЕ

Для полного использования свойств сложных микросхем, а также для построения множества «нетиповых» схемотехнических узлов, разработчики активно используют микросхемы, в которых содержится несколько инверторов. Обычно они имеют повышениую нагрузочную способность.

Микросхема К561ЛН1 содержит шесть стробируемых инверторов (рис. 2.15). Каждый инвертор (точнее, двухвходовый элемент \overline{MJM}) имеет вход D_n и выход Q_n . Кроме того, на вторые входы всех шести инверторов от общего вывода 12 (разрешение по входу EI) подается разрешающий сигнал с активным низким уровнем. Если здесь входной уровень высокий, входы D_n запрещаются, а все выходы Q_n имеют низкий выходной сигнал (см. табл. 2.4).

Второй общий вход управления E0 — разрешение по выходу при высоком входном уровне переводит все выводы в состояние Z (т. е. разомкнуто; выходное сопротивление более 10 МОм). Третье состояние




Рис. 2.15. Микросхемы Қ561ЛН1 и Қ561ЛН2:

a — схема шести стробируемых инверторов К561ЛН1; б — цоколевка ЛН1; в — шестерка инверторов К561ЛН2; в — цоколевка ЛН2

упрощает работу выходов инверторов на шину данных. Нагрузочная способность каждого инвертора — два ТТЛ-входа $(I_{\text{вых}}^0 = 3,2 \text{ мA})$. Данная микросхема пригодна для перехода к устройствам ТТЛ. Микросхема К561ЛН1 работает как от напряжения стокового питания $U_{\text{н,пС}} = 15 \text{ B}$, так и от коллекторного $U_{\text{и,пК}} = 5 \text{ B}$.


При $U_{\rm H, IIC} = 15$ В наибольшее время задержки распространения составляет 65 нс, время перехода от Z-состояния к высокому выходному уровню 40 нс. При $U_{\rm H, IIC} = 5$ В все переходные процессы затягиваются в 3 раза.

Таблица 2.4. Состояния входов и выходов инверторов в микросхеме К561ЛН1

Разрешение			l	
по выхо- ду Е0	по входу ЕІ	Вход D _n	Выход Q _п	
Н Н Н В	H H B x	H B x	B H H Z	

Микросхема K561ЛH2 (рис. 2.15, s, s) содержит шесть буферных инверторов. Для микросхемы необходимо лишь одно напряжение питания (на вывод 14), поэтому она удобна как транслятор логических уровней. Если на вывод 14 подано коллекторное напряжение $U_{\kappa.n} = 5$ В, то можно передавать уровни от КМОП к ТТЛ, причем нагрузочная способность инвертора — два ТТЛ-входа (т. е. $1_{\rm BЫX}^0 > 3,2$ мА при выходном напряжении низкого уровня не менее 0,4 В). Микросхема К561ЛН2 может непосредственно заменять преобразователи уровней старых разработок К176ПУ2 и К176ПУ3. При $U_{\kappa.n} = 5$ В время задержки распространения — не более 80 нс (при $U_{\kappa.n} = 10$ В не более 55 нс).

Микросхема CD4041A (рис. 2.16) содержит четыре буферных устройства. У каждого из них один вход и два выхода: прямой и



Рнс. 2.16. Схема (a) и цоколевка (б) микросхемы CD4041A




Рис. 2.17. Микросхема К176ЛП1 и ее применения:

a — принципиальная схема, цоколевка; b — включение трех инверторов (соединнть выводы 14, 2 и 11; 8 и 13; 1 и 5; 7, 4 и 9); e — трехноловая схема $\overline{M}\overline{M}\overline{M}$ (соединить: 13 и 2; 1 и 11; 12,5 и 8; 7, 4 и 9); e — то же \overline{M} (соединить: 1, 12 и 13; 2, 4 и 11; 4 и 8; 5 и 9); b — буферный инвертор с большим стоком (соединить: 6, 3 и 10; 8, 5 и 12; 11 и 14; 7, 4 и 9); e — то же с большим вытекающим током (соединить: 6, 3 и 10; 13, 1 и 12; 14, 2 и 11; 7 и 9); e — то же с большим током в обоих направлениях (соединить: 6, 3 и 10; 14 2 и 11; 7, 4 и 9; 13, 8, 1, 5 и 12); s — пара двуиаправленных ключей коммутации (соединить 1, 5 и 12; 2 и 9; 11 и 4; 8, 3 и 10; 6 и 3)

инверсный. Выходные инверторы спроектированы с малым внутренним сопротивлением каналов и имеют поэтому повышенную нагрузочную способность по току (вытекающему и стекающему). Микросхему можно использовать как преобразователь уровней КМОП-ТТЛ, а также как набор ключей для обслуживания резистивных матриц в цифроаналоговых преобразователях.

Несколько микросхем, содержащих элементы с комбинированными функциями, обозначаются шифром «Прочие» (в табл. 2.5 перечислены

такие микросхемы).




Рис. 2.18. Микросхемы, содержащие четыре элемента исключающее ИЛИ:

a — схема одного элемента исключающее ИЛИ; b — цоколевка К176ЛП2; a — цоколевка микросхемы CD4070 исключающее ИЛИ

Микросхема К176ЛП1 (рис. 2.17, a) — многоцелевая. Она содержит набор КМОП-транзисторов: три р- и три п-канальных. С помощью нескольких корпусов К176ЛП1 можно реализовать как цифровые, так н аналоговые узлы: формирователи-обострители, инверторы, пороговые детекторы, усилители. Время переключения инвертора в К176ЛП1 не превышает 50 нс. На рис. 2.17, 6-u показано несколько применений этой микросхемы, причем указано, какие выводы корпуса следует соединить между собой.


Таблица 2.5. Прочие логические элементы КМОП

_	O60-	Номер микросхемы				њ
Серия	значе- нне	1	2	4	11	12
K!76	лп	+	+	+	+	+
K561			+			
CD4000A, B	-	07	30	00		<u> </u>
·						

Таблица 2.6. Состояния исключающее ИЛИ (К176ЛП2) и исключающее ИЛИ (CD4070)

Вход		Выход		
A	В	Для ЛП2	Для СD4070	
0 1 0 1	0 0 1 1	0 I 1 0	1 0 0 1	

Микросхемы К176ЛП2 и К561ЛП2 содержат по четыре базовых элемента исключающее ИЛИ. Принципиальная схема одного канала исключающее ИЛИ в исполнении КМОП дана на рис. 2.18, а. Здесь кроме трех инверторов применен ключ коммутации КК. На рис. 2.18, б показано расположение четырех элементов исключающее ИЛИ в корпусе ЛП2. Логические состояния для одного канала данной микросхемы сведены в табл. 2.6. Выпускается также аналогичная по цоколевке






Рис. 2.19. Прочие микросхемы: a — K176ЛП4; 6 — K176ЛП11; в — K176ЛП112

микросхема CD4070, которая содержит четыре элемента исключающее \overline{UJU} , инверсные выходные данные которого показаны в последнем столбце табл. 2.6.

Время $t_{3\pi,p,cp}$ для элемента из ЛП2 составляет 40...150 нс (при $U_{\text{м.n}}=10$ В), время фронта и среза выходного импульса 25...150 нс. К группе микросхем с шифром ЛП относятся также К176ЛП4 (рис. 2.19,a), К176ЛП11 (ИЛИ), К176ЛП12 ($\overline{\text{И}}$). Микросхемы ЛП11 и ЛП12 идентичны по цоколевке (рис. $2.19,\delta,s$).

2.4. СХЕМЫ ГЕНЕРАТОРОВ И ПРЕОБРАЗОВАТЕЛЕЙ

Инверторы, элементы И, ИЛИ можно применять не только для решения задач комбинаторной логики. Рассмотрим несколько экономичных аналого-импульсных схем: генераторов и преобразователей сигналов, построенных на цифровых элементах КМОП.

На рис. 2.20, а показана схема формирования сигнала от кнопки, выключателя или реле, точнее— схема устранения дребезга электромеханического контакта. Здесь в RS-защелку сигнал записывается ак-

тивным низким уровнем.

Очень большое входное сопротивление инверторов КМОП можно эффективно использовать в схемах сенсорных контактов. На рис. 2.20, б показана RS-защелка (два инвертора из микросхемы K561ЛН2) с двумя входами R и R', представляющими собой контактные площадки.




Рис. 2.20. Формирователи сигналов с инверторами КМОП:

a — схема кнопки с подавлением импульсов дребезга; b — схема RS-защелки для сенсорного контакта; b — делитель для предыдущей схемы; b — пороговые зоны сенсора; b — другая схема сенсорной кнопки; b — эскиз контакта; b — сенсорная кнопка с фильтром помсх

Если их коснуться пальцем, триггер включится. Для надежности защелкивания схему можно снабдить пороговым делителем (рис. 2.20, e), подключив его к точкам R, R', Q и \overline{Q} схемы (рис. 2.20, e). Устройство будет иметь пороговую диаграмму управления (см. рис. 2.20, e). Если резисторы R1—R3 одинаковые, напряжение питания $U_{\text{и.n.}}$ будет разделено на три равные зоны. Зоны логических 1 и 0—это запас помехоустойчивости сенсора. На рис. 2.20, \bar{e} , m0 показаны упрощенная и полная схемы сенсорных кнопок, а также эскиз контакта (его можио изготовигь из фольгированного текстолита, см. рис. 2.20, e). Схема (рис. 2.20, m) содержит RS-фильтр, исключающий генерацию в схеме от частоты 50 Γ ц (т. e. от наводок электросети).

Рисунок 2.21, a— ∂ посвящен схемам мультивибраторов. Автогенератор (рис. 2.21, a) построен на двух инверторах (например, из K561ЛH2). Для этой схемы следует выбрать R1=R2, C1=C2 и R3=R4,




Рис. 2.21. Мультивибраторы на инверторах КМОП:

a — генератор симметричного меандра; δ — генератор пачки импульсов; δ — процессы в сжеме генератора пачки; e, ∂ — ждущие мультивнораторы

причем R3 \gg R1. Период симметричного меандра T=2,2 R₁C₁; это соотношение выполняется тем лучше, чем точнее соблюдается пропорция: R3/R1=R4/R2. Период T рекомендуется выбирать более 400 нс. При номиналах элементов R1=R3=300 кОм, R3=R4=1 МОм, C1=C2=680 пФ (расчетный период T=450 мкс), частота выходного меандра изменяется на 33 %, если напряжение питания увеличивается от 3,3 до 15 В.

На рис. 2.21, 6 изображена схема генератора пачки импульсов. В этой схеме, построенной на микросхеме К176ЛЕ5, элементы DD1.1, DD1.2 работают как ждущий мультивибратор. Длительность его вы-

ходного импульса Б (см. диаграмму, рис. 2.20, в) примерно равна $1.4 R_2 C_2$ (запускающий импульс А положительный, длительность более 0.2 мкс). Элементы DD1.3, DD1.4 включены как мультивибратор-автогенератор, его работа разрешается напряжением высокого уровня. Период частоты генерации пачки (сигналы Γ и Λ — взаимно инверсные) определяется номиналами элементов R1 и C1. Такую схему можно использовать как генератор тональных сигналов вызова или тревоги.

На рис. 2.21, г, д показаны две простейшие схемы затягивания импульсов (т.е. ждущие мультивибраторы, ЖМ). Первый из них (рис. 2.21, г) построен на элементе И (можно снабдить элемент Й инвертором), он затягивает входной отрицательный импульс до длительности




Рис. 2.22. Схемы АЦП на КМОП-инверторах:

a — четырехразрядный с делителями потенциалов; b — то же с суммированием токов

 τ = (2/3) RC; нормальный выходной уровень — высокий. Второй ЖМ (рис. 2.21, ∂) содержит элемент ИЛИ, его нормальный выходной уровень — низкий, выходной затянутый импульс — положительный, причем τ = (2/3) RC. Можно использовать элемент ИЛИ с инвертором.

С помощью цифровых ключей можно построить аналоговые схемы с довольно сложными функциями. Как примеры, на рис. 2.22, а, б показаны два АЦП. На рис. 2.22, а приведен четырехразрядный АЦП. Инверторы непосредственно на своих выходах дают код от младшего (МЗР) до старшего значащего разряда — СЗР. Недостатком этой простой схемы является необходимость иметь высокоточные резисторы с прогрессивно увеличивающимися номиналами. Из-за этого трудно реализовать возможность наращивания числа разрядов. На рис. 2.22, б показана сходная с предыдущей схема четырехразрядного АЦП. В обоих устройствах можно использовать либо одиночные инверторы К561ЛН2, либо микросхему \overline{M} (К561ЛА7).




Рис. 2.23. Усилитель переменного напряжения (a), функциональный генератор (b), преобразователь напряжения (a), указатель поворотов (a)

Рисунок 2.23 представляет схемы усилителя и автогенераторов. На рис. 2.23, a показан простейший усилитель переменного напряжения с коэффициентом усилення R2/R1=10. Точность этого значения K_U составляет примерно $1\,^{9}$, что соответствует усилению линейки из трех инверторов (примерно 10^{3}). Линейка находится в усилительном режиме за счет петли отрицательной обратной связи (через R2) по постоянному току, охватывающей три инвертора.

Если число инверторов четное (2 или 4), резистор положительной обратной связи создает условия автогенерации. На рис. 2.23, б показана схема простого, так называемого функционального автогенератора, который выдает на выходах разные, но сфазированные сигналы: последовательность прямоугольных импульсов $U_{вых1}$, последовательность

треугольных импульсов Uвых2, «синусоидальный» сигнал Uвых3.

Инверторы DD1.1, DD1.2 образуют мультивибратор-автогенератор прямоугольных импульсов (скважность регулируется потенциометром R1). Инвертор DD1.3 интегрирует прямоугольные импульсы. Желаемая форма выходных треугольников (зависит от частоты и скважности входного сигнала) устанавливается переменным резистором R6 (удобнее потенциометр с логарифмической характеристикой регулирования). Инвертор DD1.4 работает как усилитель с усилением $K_U = -(R_8/R_7) = -1$. Примерно синусоидальный сигнал получится за счет некоторого сглаживания (фильтрации) треугольного напряжения. Можно подключить дополнительные конденсаторы (например, параллельно R_8), создав фильтр первого или второго порядка.

выпрямительный.

Как пример полезной самоделки, на рис. 2.23, г показана схема указателя поворотов для автомобиля или мотоцикла. Переключатель \$1 должен иметь нейтральное положение. С его помощью обозначаются повороты налево и направо. Двойная киопка \$2 (с фиксацией) нажимается при аварии. В этом случае лампочки-индикаторы поворотов будут мигать вместе. Применив экономичные лампы и батарейку, можно снабдить таким указателем поворотов велосипед.

2.5. ПРЕОБРАЗОВАТЕЛИ УРОВНЕЙ ЛОГИЧЕСКИХ СИГНАЛОВ

Существует иесколько типов микросхем КМОП, содержащих от четырех до шести каналов (с инверсией или без инверсии), предназначениых для согласования логических уровной КМОП (напряжение высокого уровня 3...15 В, низкого — нуль) и ТТЛ (напряжение высокого уровня не менее 2,3 В, низкого — не более 0,3 В). Номенклатура преобразователей уровней перечислена в табл. 2.7. Заметим, что большинство этих схем преобразует уровни от КМОП к ТТЛ. Как указывалось, инверторы К561ЛН1 и К561ЛН2 также можно использовать для преобразования уровней КМОП—ТТЛ.

Таблица 2.7. Преобразователи уровней логических сигиалов

Серия		Номер микросхемы						
	Обозначение	1	2	3	4	5	6	
K176 K561	ПУ	+	+	+	+	+	K564	
CD4000A CD4000B	_	_	09 09	10 10	50 50		109	

Преобразователь уровней от КМОП к ТТЛ К176ПУ1 содержнт пять инверторов (рис. 2.24, a). Для него требуется два источника питання 5 В (вывод 1) н 9 В (вывод 14). Шесть преобразователей логических уровией от КМОП к ТТЛ содержит микросхема К176ПУ2 (рис. 2.24, 6). Эти инверторы можио использовать также в тех устройствах логики КМОП, где требуются большие выходиые токи $I_{\rm Bыx}^1$ и $I_{\rm Bыx}^0$ (например, при перезарядке нагрузочной емкости).

Шесть преобразователей без инверсии расположено в корпусе




Рис. 2.24. Преобразователи уровней логических сигналов от КМОП ${\bf k}$ ТТЛ;

 $a - \text{K}_{176}\Pi \text{Y}_{1}; \ \delta - \text{K}_{176}\Pi \text{Y}_{2}; \ s - \text{K}_{176}\Pi \text{Y}_{3}; \ z - \Pi \text{Y}_{5}; \ \partial - \text{K}_{561}\Pi \text{Y}_{4}$

К176ПУЗ (рис. 2.24, в). В качестве замены К176ПУ2 можно применить К561ЛН2, а вместо ПУЗ — преобразователь К561ПУ4 во всех схемах. Нагрузочная способность схем ПУ2 и ПУЗ — два ТТЛ-входа ($I_{\rm BL}^0$ = =3,2 мА). Микросхемам К176ПУ1 — К176ПУЗ требуется два напряжения питания. На вывод 1 подается питание для ТТЛ-части $U_{\rm R.R.}$ =5 В, на вывод 16 (или 14) — питание для КМОП-транзисторов, т. е. $U_{\rm R.R.}$ =9 В. Время переходного процесса преобразования уровней (от низкого к высокому) не превышает 50...100 нс, от высокого к низкому 16...40 нс. Каждый из четырех преобразователей уровней КМОП-ТТЛ, входящих в микросхему К176ПУ5 (рис. 2.24, г), отличается комплементарными выходами. Для ПУ5 также требуется два источника питания.

Микросхема Қ561 ПУ4 (рис. 2.24, д) содержит шесть преобразователей уровней — буферных усилителей. По параметрам и применяемости она сходна с Қ561 ЛН2 (шесть ннверторов, рис. 2.15, г) и работает так же, как ЛН2 от одного источника питания. Вывод корпуса 16 свободный. Қанал Қ561 ПУ4 обеспечивает импульсы выходных токов $I_{\rm BMX}^0$ и $I_{\rm BMX}^1$ для двух ТТЛ-нагрузок.

Микросхема Қ564ПУ6 (рис. 2.25, a) содержит четыре канала сдвига логических уровней (СУ) от низкого напряжения к высокому. На микросхему подают два напряжения питания: на вывод 1 — коллекторное $U_{u,nK}$ =5 B, на вывод 16 — стоковое $U_{u,nC}$ до 15 B. В этом случае получается преобразование логических уровней ТТЛ в уровни КМОП. Входные данные (ТТЛ) подаются на входы А—D, выходные (КМОП) выделяются на выходах Q_A — Q_D . Каждый каскад СУ имеет также входы разрешения ЕА—ED. В табл. 2.8 перечислены все состояиня




Рис. 2.25. Преобразователь уровней логических сигналов от ТТЛ к $KMO\Pi\ \Pi V6$:

a — схема (СУ — сдвиг уровня); б — цоколевка

входов н выходов этой микросхемы. Преобразование ТТЛ-КМОП (без инверсии данных) разрешается при высоких уровнях на входах ЕА— ED. При низком уровне на входе разрешения соответствующий выход


данных переходит в разомкнутое состояние Z.

Разрешающие импульсы должны быть низковольтными. Диаграммы выходных сигналов данного ПУ показаны на рнс. 2.26. Выходной сигнал канала ПУ переключается либо к высокому уровню (если на входе — высокий, сплошная линия), либо к низкому (если на входе — низкий, штриховая линия). При этом значения времени задержки

Таблица 2.8. Состояния преобразователя высокого логического уровня в низкий (микросхема К564ПУ6)

1	Зход	Выход
A, B, C, D	EA, EB, EC, ED	(Q_A, Q_B, Q_D)
H B x	B B H	H B Z

Рис. 2.26. Диаграмма сигналов в схеме Қ564ПУ6



распространения от уровней «разомкнуто» (Z) до высокого (B) или низкого (H) составят: $t_{3\pi,p}^{0,z}=375$ нс, $t_{3\pi,p}^{1,z}=60$ нс, $t_{3\pi,p}^{z,0}=110$ нс и $t_{3\pi,p}^{z,1}=325$ нс. Времена формирования сигнала при этом: $t_{3\pi,p}^{1,0}=300$ нс и $t_{3\pi,p}^{0,1}=115$ нс. Для 564Π У6 нет ограничений последовательности включения питающих напряжений $U_{\rm H,RK}$ и $U_{\rm H,RC}$ и подачи входных сигналов. Микросхему можно эксплуатировать при условии $U_{\rm H,RK}>U_{\rm H,RC}$, что соответствует преобразованию от высокого уровня к низкому.

2.6. КОММУТАТОРЫ ЦИФРОВЫХ И АНАЛОГОВЫХ СИГНАЛОВ

Поскольку канал полевого транзистора размыкается и замыкается при изменениях управляющего потенциала и затвор тока управления не потребляет, полевой ключ может разрывать последовательные электрические цепи. Такой электронный контакт и цепь его нагрузки с источником управляющего потенциала гальванически не связаны. На этом основан принцип как одиночиого ключа коммутации (см. рнс. 2.14), так и многопозиционных полупроводниковых переключателей (так называемых коммутаторов).

Коммутаторы могут иметь много входов и один выход или быть дифференциальными. Дифференциальный канал коммутации посылает

Таблица 2.9. Коммутаторы цифровых и аналоговых сигналов (КТ) и селекторы-мультиплексоры (КП)

Серия	Обозиачение	Номер микросхемы		
K176 K561	KT	11	3	
CD4000A CD4000B	Коммутатор Коммутатор	16 16	66	
K561	КП	1	2	
CD4000B	Селектор	52	51	

выбранный сигнал из двух входных проводов в два выходных. Подругому, такой коммутатор обслуживает дифференциальные источники сигналов, передавая токи из дифференциальный приемник.

Дли коммутаторов КМОП важно, что их электронные контакты двунаправленные: сигнал можно подать на выход коммутатора (это теперь одиночный вход), и, выбрав адрес, направить ток на один из миогих выходов (номинально — входы). Коммутаторы КМОП пропускают как аналоговые, так и цифровые сигналы. В последнем случае одна и та же микросхема может работать как цифровой мультиплексор и демультиплексор. Номенклатура коммутаторов КМОП сведена в табл. 2.9.

Микросхемы K176KT1 и K561KT3— это четырехканальные коммутаторы цифровых и аналоговых сигиалов, которые имеют одинаковую функциональную схему и цоколевку (рис. 2.27). Каждый ключ имеет вход и выход сигнала, а также вход разрешения прохождения сигнала ЕІ. Эквивалентная схема ключа в K176KT1— однополюсная, т.е. только на замыкание электроиного контакта. Здесь управляющей «кнопкой» служит вход ЕІ. В K561KT3— ключ двойной, оппозитный: когда проходной канал разомкнут, вход заземляется, если канал замкнут, вход его отмыкается от нуля напряжении. Управляются оба «контакта» также от одного выхода ЕІ. Активный уровень на входе ЕІ, замыкающий канал, для КТ1 и КТ3 одинаковый— высокий.

Канал проводимости в этих коммутаторах двунаправленный. Для микросхемы К176КТ1 сопротивление канала составляет примерно 500 Ом (при уровне открывающего напряжения 9 В на входе ЕІ), причем степень индентичности сопротивлений каналов может достигать ±10 Ом. Канал пропустит цифровые уровни с амплитудой до $U_{n.n}$ либо аналоговые с амплитудой (от пика до пика) до $U_{n.n}$ /2. При нагрузке 10 кОм на частоте 10 кГц отношение сигналов на выходе канала в замкнутом и разомкнутом состояниях не хуже 65 дБ. Степень изоляции управляющей цепи ЕІ от канала соответствует сопротивлению 10^{12} Ом. Прохождение снгиала с частотой 900 кГц (при нагрузке 1 кОм) из канала в канал оценивается величиной —50 дБ. Время задержки распространения сигнала в канале 10...25 нс. Коммутатор К176КТ1 можно применить в следующих аналоговых узлах: переклю-




Рис. 2.27. Четырехканальные коммутаторы цифровых и аналоговых сигналов:

a — эквивалентная схема н цоколевка коммутаторов Қ176ҚТ1 и Қ561ҚТ3; 6 — схема и эквивалент одного канала из ҚТ1; e — то же для микросхемы ҚТ3

чатели-мультиплексоры, ключи выборки сигнала, прерыватели-модуля-торы для операционных усилителей, коммутационные ключи, модуля-торы-демодуляторы.

С помощью ключей К176КТ1 можно строить коммутаторы для ЦАП и АЦП, а также схемы цифрового управления частотой, фазой, коэффициентом усиления сигнала. Удобно делать «врезки» одних сигналов в другие. Для цифровых систем можно строить мультиплексоры и демультиплексоры, а также использовать последовательный ключ в логических схемах, формирующих сложные последовательности импульсов с чередующейся длительностью.

Коммутатор K561KT3 имеет существенно меньшее сопротивление включенного канала. Двойной контакт в ключе нейтралнзует влияние переходного процесса изменения сопротивлении канала при его замы-канни. Однако эгот коммутатор нельзи применять в аналоговых схе-

мах мгновенной памяти, т.е. в схемах выборки-хранения. Кроме того, в ряде случаев потребуется установить последовательный резистор ограничения тока, стекающего от источника сигнала через входной вывод (1, 4, 8 или 11) на землю, чтобы обезопасить ключ, параллельный источнику сигнала. Для коммутатора К561КТЗ: сопротивленне включенного канала—80 Ом (согласование между каналами с точностью ±5 Ом), сопротивление входа управления— 1012 Ом.

Микросхемы K561 KП2 (рис. 2.28) и K561 КП1 (рис. 2.29) — демультиплексоры, содержащие восемь каналов коммутации цифровых и аналоговых сигналов. Микросхема КП2 (рис. 2.28, а) имеет восемь входов и один выход; у микросхемы КП1 те же восемь каналов организованы как четырехканальный дифференциальный коммутатор (рис. 2.29, а). Обе микросхемы имеют два вывода питания: положительное U_{и пС} подается на вывод 16, на вывод 7 может быть подано отрицательное напряжение — U_{и пС}.




Рис. 2.28. Мультиплексор-демультиплексор К561К Π 2: a- схема; $\delta-$ доколевка

Восьмикаиальный вариант управляется трехразрядным входным кодом (A, B, C), четырехразрядный — двухразрядным кодом (A, B). Обе схемы имеют вход разрешення ЕІ. Если на нем присутствует высокий уровень, все каналы размыкаются. Номер включенного канала, соответствующий коду входов, можно определить по табл. 2.10. Сопротивление включенного канала при $U_{u,nC} = 5$ В находится в пределах $0.5 \dots 2.5$ кОм, при $U_{u,nC} = 15$ В оно существенно уменьшается (0.13...




Рис. 2.29. Мультиплексор-демультиплексор Қ561ҚП1:

а — схема; б — цоколевка

Таблица 2.10. Управление каналами в микросхемах КП2 и КП1


	Вход	КП2		Включеи	Включен Вход КПІ			Включен		
EI	C	В	A	канал ҚП2	EI	В	Α	канал КПІ		
H H H H H H H B	H H H B B B B	H H B H H B S	H B H B H B	1 2 3 4 5 6 7 8	H H H H B	H H B B x	H B H B x	(1C, 1D) (2C, 2D) (3C, 3D) (4C, 4D)		

 \dots 0,28 кОм). Время задержки распространения сигнала в канале ие превыщает 30 нс.

На рис. 2.30, a показано однополярное включение для КП1 и КП2. Согласно рис. 2.30, b, если на вывод 7 подать отрицательное напряжение питания — $U_{\mu,\Pi 9}$, получим возможность пропускать симметричный двухполярный аналоговый сигнал. В данном случае его амплитуда (от пика до пика) сможет достигать ± 7.5 В, т.е. от $-U_{\mu,\Pi 9}$ до $U_{\mu,\Pi 9}$.

Адресные н логические сигналы в любом из этих режимов должны иметь в качестве нуля напряжение иизкого уровня.

На рис. 2.30, в показан особый пример применения дифференциальиого коммутатора КП1. От источников U1—U4, не имеющих общей точки, сигналы через коммутатор-мультиплексор попадают на дифференциальный усилитель сигналов линии, далее проходят по двухпро-



Pнс. 2.30. Схемы включения K561KП1 и K561KП2:

a — для коммутации однополярных сигналов; δ — для коммутации двухполярных сигналов; δ — схема передачи сигналов в двухпроводную линию дифференциальным коммутатором

водной линин связи на дифференциальный приемник и коммутатордемультнплексор, на выходах которого последовательно получаем выборки сигналов U1—U4. Таким способом уплотняют сигналы в двухпроводной линии (здесь: четыре сигнала передаем по одной линии).

2.7. ТРИГГЕРНЫЕ МИКРОСХЕМЫ КМОП

Среди микросхем КМОП присутствуют все типы триггеров: RS, D и JK (см. табл. 2.11). Наиболее популярны D-триггеры, причем в микросхемах ТМ1 и ТМ2 их содержится по два, а в ТМ3— четыре. Микросхема ТВ1 содержит два наиболее универсальных JK-триггера.

Таблица 2.11. Микросхемы КМОП: RS-триггеры (TP), D-триггеры (TM) и JK-триггеры (TB)

Серня	Обозначение	Ном	Номер микросхемы			
K561	TP	2				
CD4000B	RS-триггер	43	-			
K176 K561	TM	1 1	2	3		
CD4000A, B	D -триггер	-	13	42		
K176 K561	ТВ	1 1	***			
CD4000A, B	ЈК-триггер	27	Annual de la constantina del constantina de la constantina de la constantina del constantina de la con			

Микросхема K561TP2 (рис. 2.31) содержит четыре RS-триггера (DD1.1 — DD1.4), что удобио для накапливания 4-разрядных двоичных слов. Выходы каждой защелки имеют третье Z-состояние. Сигнал разрешения — общий для четверки триггеров подается на вход ЕІ. Если на этом входе нулевой уровень, выходы размыкаются (переходят в Z-состояние).

Каждый триггер состоит из RS-защелки (два инвертора ИЛИ),




Рис. 2.31. Микросхема К561ТР2: a-схема одной RS-защелки со входом разрешения EI; b-цоколевка

инвертора и ключа коммутации КК (см. рис. 2.14), который управляется от шин E и \overline{E} , объединяющих все четыре канала. Триггер имеет два входа данных R и S. Все состояния триггерного канала (рис. 2.31, a) сведены в табл. 2.12. Низкие уровни на входах S и R не меняют состояние выхода Q. Если S=1 и R=1, триггер эту информацию не защелкивает, но на выходе Q транслируется сигнал S=1 (пока он присутствует). Время задержки распространения сигнала для триггера K561TP2 не превышает 200 нс, время перехода к состоянию Z не более 100 нс.

На рис. 2.32 показаны применения RS-защелок. Схема (рис. 2.32, а) позволяет устранить последствия дребезга, возникающего при переключении контакта S1, т. е. возможные ложные импульсы записи единицы

в логическое устройство. Применив RS-триггер DD1.1 и двухполярный переключатель S1, получим на выходе гарантированный единственный импульс записи.

На рис, 2.32, б показано устройство последовательной загрузки данных от четырех шин данных А—D в общую, выходную. Например, по команде Загрузка В (активный уровень — низкий) даиные от выбранной сейчас входиой шины В проходят через четыре усилителя микросхемы DD2.

Таблица 2.12. Состояния RS-защелки в микросхеме K561TP2

	Вход		Выход Q _n
ΕI	$s_{\mathbf{n}}$	R _n	Bhaog ψ_n
H B B B	x B H B H	x H B B H	Z В Н QSB Не меняется

фиксируются четырьмя триггерами микросхемы DD6, если на входе разрешения этой шины EIB присутствует высокий уровень. На входах разрешения EIA, EIC, EID должны присутствовать низкие уровии, размыкающие выходы (следовательно, сигналы Загрузка В и Разрешение EIB должны быть инверсными). Выходные сигналы передаются в четырехпроводиую шину через инверторы, содержащиеся в микросхеме DD9 К561ЛН2. Зафиксированиые в DD6 даиные можно на определенное время сохранить. Общий сброс даетси по входам R (положительный уровень).

Микросхемы К176ТМ1 и К176ТМ2 показаны на рис. 2.33. Каждая из них содержит по два D-триггера, причем триггер в ТМ1 имеет только вход сброса R, а в ТМ2 есть оба входа асинхроиного управления: R н S. Структурная схема одного D-триггера показана на рис. 2.33, а. Вее состояния триггера ТМ2 сведены в табл. 2.13. Триггер переключается по положительному перепаду на тактовом входе C, при этом логический уровень, присутствующий на входе D, передается на выход Q

Входы сброса R и установки S триггера независимы от тактового входа C и имеют высокие активные уровни. Максимальная тактовая частота может достигать 5 МГц, ио время фроита тактового сигнала не должно превышать 5 мкс (см. рис. 2.7, г). С другой стороиы, длительность тактового импульса должна быть более 100 нс. Время установления выходиых данных — более 25 нс.

Микросхема K561TM3 (рис. 2.34) содержит четыре D-триггера каждый из которых имеет индивидуальный вход D и два выхода Q и $\overline{\rm Q}$. Одиако вход тактового импульса C общий. Кроме того, имеется общий

вход переключателя полярности P. Если на входе P — низкий уровень, информация от входа D появится на выходе Q во время низкого уровня тактового импульса C. Если на входе P — высокий уровень, передача данных будет иметь место при высоком уровне на входе C. Если на входе C наблюдается перепад (положительный при P=0 и

Если на входе С наблюдается перепад (положительный при P=0 и отрицательный при P=1), информация, присутствующая во время этого перепада на входе D, задерживается до прихода тактового импульса




Рис. 2.32. Применение RS-защелок:

a — контакт без дребезга; b — устройство загрузки данных от четырех шин в общую




Рис. 2.33. Микросхемы с двумя D-триггерами: a— схема одного D-триггера; b— доколевка K176TM1; b— цоколевка K176TM2

противоположной полярности. Сигналы управления каждым триггером в K561TM3 сведены в табл. 2.14. Длительность тактового импульса должна превышать 120 ис, время хранения состояния триггера также более 120 нс.

Микросхемы K176TB1 и K561TB1 (рис. 2.35) состоят из двух иезависимых ЈК-триггеров. Схема одного триггера представлена на рис. 2.35, a. Триггер имеет асинхронные входы R и S, два выхода Q и \overline{Q} . Данные можно подать на синхрониые входы J и K согласно первым четырем строкам табл. 2.15. Сигиал, поданный на вход J или K, появится на выходах Q и \overline{Q} после прихода на тактовый вход C положительного перепада. Отрицательный перепад на входе C на информацию триггера не влияет.

Последние три строки табл. 2.15 отображают действие асинхронных входов S и R. Пока на этих входах присутствуют напряжения высокого уровня, на выходах Q и \overline{Q} также будут напряжения высокого уровня.

Максимальная тактовая частота для триггера из микросхемы К561ТВ1 составляет 3 МГц (режим Т-переключателя, делителя частоты в два раза). Длительность тактового импульса должна превышать 170 нс, однако время нарастания и спада его фронта не должно быть более 5 мкс. Длительность импульсов S и R—не менее 120 ис.




Рис. 2.34. Микросхема с четырьмя D-триггерами:

a — схема одного D-триггера, схемы распределения тактовых импульсов С и импульсов полярности Р; δ — структурная схема K561TM3; s — цоколевка TM3

Таблица 2.13. Состояния D-триггера из микросхемы К176ТМ2

	В	ход	Вход						
Синх	ронный	Асинх	ронный	Выход					
С	D	R	RS		Q				
[Н	Н	Н	Н	В				
1_	В	Н	H ·	В	Н				
l	_ X	Н	Н	_	из- ения				
x x x	x x x	B H B	H B B	Q H B B	Q B H B				

Таблица 2.14. Управление триггером в микросхеме К561ТМ3

Вх	од	
С	P	Выход Q
Н	Н	D
	Ħ	Не разрешено
В	В	D
7-	В	Не разрешено

2.8. СЧЕТЧИКИ-ДЕЛИТЕЛИ КМОП

В даином параграфе рассмотрим 11 типов микросхем КМОП среднего уровня интеграции, необходимых для счета импульсов и деления частот, Номенклатура счетных микросхем сведена в табл. 2.16. Счет-

чики-делители составляют иесколько групп. Например, счетчики ИЕЗ—ИЕ5 предназначены для построения схем электронных секундомеров, часов, таймеров. Их можно использовать, например, для обслуживания индикаторов пифровых мультиметров, термометров. Счетчики ИЕ8 и ИЕ9 имеют дешифрованные выходы (10 и 8 соответственно). Счетчики ИЕ11 и ИЕ14 однотипные четырехразрядные, реверсивные. Разиообразные возможности деления частот открывает применение счетчиков ИЕ2, ИЕ10, ИЕ16 и ИЕ19. Имеются счетчики асиихронные, синхроиные, разрядные и даже 14-разрядный — ИЕ16.

Микросхема К176ИЕ2 (рис. 2.36, а) — счетчик, который может работать как двоичный, так и как десятичный. Счетчик имеет пять двоич-




Рис. 2.35. Микросхема с двумя ЈК-триггерами: a -схема одного ЈК-триггера; b - цоколевка К561ТВ1

Таблица 2.15. Состояния триггера в микросхемах К176 и К561ТВ1

	Пред	ыдущее со	остояние			След	ующее
	входа			выхода	С		ие выхода
J	K	s	R	Q		· Q	Q
В	х	Н	Н	Н		В	Н
x	H	Н	H	В	<u></u>	В	Н
H	x	Н	H	Н	1	Н	В
x	В	Н	Н	В	<u> </u>	Н	В
· x	x	Н	Н	x	1-	Не ме	няется
x	x	В	Н	x	x	В	Н
x	X	Н	В	х	х	Н	В
x	x	В	В	x	х	В	В
			;			Не фикс	ируется

Таблица 2.16. Счетчики КМОП

Серия	Обозначе-					Номе	р ми	кросх	ем				
	ине	2	3	4	5	8	9	10	11	14	15	16	19
K176 K561	ИЕ	+	+	+	+	++	+	+	+	+	+	- -	+
CD4900A CD4500B	_	_	_			17	22	20	 16	29 —	59 	20 —	18

ных выходов (выводы 10...14) и одии десятичный (15). По входам S1-S4 (выводы 4...7) можно записать в счетчик предварительные даиные. По входу R счетчику дается асиихроиный сброс. На вывод 3 по-




Рис. 2.36. Счетчики-делители:

a — двоично-десятичный К176ИЕ2; b — двоичный К176ИЕ3 для семисегментного индикатора; b — десятичный К176ИЕ4; b — генератор секундных импульсов К176ИЕ5

лается сигнал тактовой частоты $C_{(1)}$. По входу $2/\overline{10}$ осуществляется переключение счета. Если на входе $2/\overline{10}$ — высокий уровень, счетчик работает как двоичный; при иизком (нулевом) потенциале - как десятичный и на выводе 15 появляются импульсы с частотой f/10.

Простейшее включение счетчика ИЕ2: вывод 2 соединить с выводом 16, а выводы 4, 5, 6, 7, 8— заземлить. На вывод 3 подать частоту f. На выводах 14, 13, 12, 11, 10 появятся частоты f/2, f/4; f/8, f/16 и

f/32 соответственно. Вывод ЕС (т.е. 2) служит для разрешения счета. Микросхема K176ИЕЗ (рис. 2.36, б) — счетчик. Он снабжен дешифратором для «зажигания» элементов семисегментных индикаторов. Тактовая частота f подается на вывод 4. На выводах 2 и 3 получим частоты f/2 и f/6. Выводы 8...13 и 1 — это выходы для присоединения к каждому из семи сегментов цифрового индикатора НG1: от а до g соответственно. Если индикатор светодиодный, вывод 6 счетчика ИЕЗ следует заземлить. Для электролюминесцентиого индикатора на этот вывод G подается модулирующая импульсная последовательность с частотой 32 кГц или 64 кГц (от выводов 11 и 12 счетчика К176ИЕ5). Сброс показаний индикатора в нуль дается по входу R (вывод 5).

Микросхема К176ИЕ4 (рис. 2.36, в) — десятичный счетчик. От предыдущего двоичного ИЕЗ он отличается тем, что на выводе 2 выделиется последовательность с частотой f/10, а на выводе 3-f/4. Назначение счетчиков ИЕЗ и ИЕ4 -- обслуживание семисегментных индикато-

ров в электронных часах и цифровых измерительных приборах.

Микросхема К176ИЕ5 (рис. 2.36, г) — счетчик. Он служит генератором секундных импульсов для электронных часов и других программаторов и таймеров. К выводам 9 и 10 непосредственно подключается кварцевый резонатор (либо сюда подается эталонная частота от постороннего генератора). Частота кварцевого резонатора f может быть $16\,384\,$ Гц (т. е. $2^{14}\,$ Гц) либо $32\,768\,$ Гц (т. е. $2^{15}\,$ Гц). На буфериых выводах 11 и 12 присутствует сформированная и усиленная последовательность с частотой f. На выводе 1 имеется частота f/28. Вывод 4 дает частоту $f/2^{14}$, а вывод 5 — $f/2^{15}$. Таким образом, на выводе 4 будет последовательность секундных интервалов при входиой частоте f= $=2^{14}$ Γ ц, а на выводе 5 секундная последовательность появится при f=215 Гц. Чтобы счетчик давал секуидную последовательность, выводы 1 и 2 следует перемкнуть, поскольку вывод 2 — это вход частоты $f/2^8$.

Микросхемы K176ИЕ8 и K561ИЕ8 (рис. 2.37) — десятичные счетчики-делители. Они имеют 10 дешифрированных выходов Q0... Q9. Схема счетчиков (рис. 2.37, а) содержит пятикаскадный высокоскоростной счетчик Джонсона и дешифратор, преобразующий двоичный

код в сигиал на одном из десяти выходов.

Если иа входе разрешения счета ЕС присутствует низкий уровень, счетчик выполияет свои операции синхронно с положительным перепадом на тактовом входе С. При высоком уровне на входе ЕС действие тактового входа запрещается и счет останавливается (см. диаграмму сигналов, рис. 2.38, третья линия). При высоком уровне на входе сброса R счетчик очищается до нулевого отсчета.

На каждом выходе дешифратора высокий уровень появляется только на период тактового импульса с соответствующим номером (см. диаграмму, рис. 2.38). Счетчик имеет выход переноса Свых. Положительный фронт выходного сигнала переноса появляется через 10 тактовых периодов и используется поэтому как тактовый сигнал для счетчика следующей декады, Максимальная тактовая частота для счетчика 2 МГц.




Рис. 2.37. Схема десятичного счетчика К561ИЕ8 (а) и его цоколевка (б)

Длительность импульса запрета счета должна превышать 300 нс, длительность тактового импульса не должна быть меньше 250 нс. Время действия импульса сброса должио превышать 275 нс. Возможные логические и импульсные состояния счетчика сведены в табл. 2.17.

Таблица 2.17. Состояния счетчиков К176ИЕ8 и К561ИЕ8

	Вход		D
R	С	EC	Режим
В	x	x	Q0=Q5-Q9=B, Q1-Q9=H
H	В	<u></u> [_	Счетчик работает
H		H	* *
Н	Н	х	Код без изменений
Н	x	В	» »
Н	В		» »
Н		H	» »

На рис. 2.39 показана схема применения счетчика K561ИЕ8 с укорочениым циклом. Здесь от выхода N (где 2<N<9) импульс подается на сброс RS-триггера (используются ключи DD2.3 и DD2.4 дополнительной микросхемы K561ЛЕ5). Если N=6, то счетчик ИЕ8 будет работать как делитель на шесть, что необходимо для устройств отсчета секунд и минут для часов. Выходной сигнал с частотой $f_{\text{вых}} = f_{\text{вх}}/N$ появляется на выходе переноса и используется для запуска следующего каскада. Дополнительный RS-триггер в схеме (рис. 2.39) запускается при совпадении тактового нмпульса $f_{\text{вх}}$ и импульса нулевого отсчета




Рис. 2.38. Диаграмма сигналов в счетчике К561ИЕ8




Рис. 2.39. Работа счетчика К561ИЕ8 с укороченным циклом

К561ИЕ8. Если выбрано N<6, то на выходе переноса $C_{\text{вых}}$ не сможет выделиться положительный фроит (см. диаграмму рис. 2.38). В этом случае в качестве сигиала переноса (такт следующему счетчику) используется импульс от выхода Q0.

Микросхема K561ИЕ9 — счетчик-делитель на 8 (рис. 2.40). Этот счетчик, однотипный с предыдущим, имеет в основе синхроиный счетчик Джонсона (используется четыре триггера), который дает повышение

скорости счета. При этом в выходных сигналах отсутствуют пики помех. Дешифратор переводит состояния триггера счетчика в восемь выходных, соответствующих счету от 0 до 7. Диаграмма выходных состояний счетчика К561ИЕ9 (рис. 2.41) сходиа с диаграммой для ИЕ8 (рис. 2.38) в части действия импульсов: запрет счета и сброс. Сигнал выходного переноса Свых завершает цикл счета при восьмом тактовом импульсе. Положительные фронты импульсов Свых используются как тактовая последовательность для последующего счетчика ИЕЭ. Таким образом, двухкаскадное соединение получается асинхроиным (второй счетчик работает от пульсаций Свых), хотя каждый из счетчиков — синхроиный.




Рис. 2.40 Счетчик-делитель на 8: а — схема ИЕ9: б — цоколевка

Логические состояния и импульсные переходы счетчика ИЕ9 сведены в табл. 2.18. Длительность тактового импульса должна быть больше 250 нс, поэтому максимальная тактовая частота — 2 МГц. При напряжении питания 5 В тактовая частота не превышает 0,6 МГц. При напряжении питания 15 В требуется выбрать длительность импульса сброса — более 300 ис, время его последействия составляет 275 ис (при напряжении $U_{u,n} = 5 B$ — оно окажется равным 1 мкс).

Схема симметричного деления интервалов на число 2<N<8 стро-

ится аналогично схеме (рис. 2.39). Микросхема К561ИЕ10 (рис. 2.42) содержит два синхроиных двоичных счетчика-делителя (без дешифраторов). Каждый счетчик основан на четырех D-триггерах (рис. 2.42, a). Линии C μ \overline{EC} (тактовая μ




Рис. 2.41. Диаграмма сигналов в счетчике К561ИЕ9




Рис. 2.42. Схема одного счетчика (а) и цоколевка двухканальной схемы К561ИЕ10 (б)

разрешения тактов) взаимозаменяемые, но отличаются противоположными активными уровнями, поэтому можно организовать счет по каждому фронту такта: по положительному и отрицательному.

В обычном режиме на вход \overrightarrow{EC} следует подавать напряжение высокого уровня, поэтому ход счета окажется синхронным с каждым положительным тактовым фронтом. Счетчик работает при напряжении высокого уровня на входе сброса R. Нулевые уровни на выходах Q получатся, если на входе асинхронного сброса R будет присутствовать напряжение низкого уровня. Из табл. 2.19 видно (вторая строка), что напряжение низкого уровня на тактовом входе может быть разрешающим, тогда тактовым станет вход \overrightarrow{EC} и счетным станет отрицательный перепад импульса на входе \overrightarrow{EC} ,

Таблица 2.18. Состояния счетчика К561 И Е 9

Таблица 2.19. Состояния счетчика из К561ИЕ10

	Вход		_
R	С	EC	Режим
В	х	х	Q0=Q4—Q7=B, Q1—Q7=H
Н	В		Счетчик работает
.H		H	» »
Н	Н	х	Код без изменений
Н	х	В	» »
Н	В		»
Н	Ī_	Н	»
	'		

Вход						
С	EC	R	Режим			
- H T	B	Н Н Н Н Н В	Счетчик работает			

Синхронные счетчики можно каскадировать, но двухкаскадиая схема станет асинхронной. Для этого выход Q3 первого счетчика следует соединить со входом EC последующего, подав на его тактовый вход С напряжение низкого уровня.

При напряжении питания $U_{\text{м.n}} = 15$ В максимальная тактовая частота достигает 4 МГц, минимальная длительность импульса сброса 80 нс, минимальная длительность импульса разрешения 140 нс (при питании $U_{\text{м.n}} = 5$ В значения этих параметров примерно в 3 раза хуже:

1,5 МГц, 250 нс, 400 нс).

На рнс. 2.43 показана диаграмма сигналов на выходах счетчика Q0—Q5 из микросхемы ИЕ10, где дана фазировка тактовых и разрешающих сигналов по входам С и EC. Восьмая линия диаграммы (рис. 2.43) показывает выходной сигнал Q3 (дес.) десятичного варианта (микросхема CD4518B) данного счетчика.

Микросхема К561ИЕ11 (рис. 2.44) — двоичный, четырехразрядный, реверсивный счетчик. Его удобно применять для подсчета приращения данных, причем несколько корпусов ИЕ11 можно объединить в много-каскадные синхронные либо асинхронные счетчики. На основе этих микросхем выполняются синхронные делители частоты. Счетчик имеет

четыре выхода Q0—Q3, входы предварительной записи-установки S0— S3, а также вход разрешения этой операции SE. Вход и выход переноса

Сву и Свых имеют активиые напряжения низкого уровня.

Запускающий тактовый перепад С для данного счетчика — положительный. Вход сброса данных R — асинхронный. Данные счетчика сбрасываются в ноль, если на вход R подается напряжение высокого уровня. Для переключения направления счета (на увеличение или на уменьшение) служит вход U/\overline{D} (Больше/Меньше). Состояния и переходы счетчика K561VE11 сведены в табл. 2.20). Микросхема считает, если на вход переноса \overline{C}_{nx} , а также на входы SE и R, поданы низкие уровии.




Рис. 2.43. Диаграмма сигналов в одном счетчике К561ИЕ10

Код на выходах будет возрастать при каждом положительном перепаде на тактовом входе, когда на входе U/\overline{D} присутствует высокий уровень напряжения. Если этот уровень сделать низким, содержимое счетчика будет уменьшаться при каждом положительном фронте на входе такта C.

Таблица 2,20. Состояние счетчика К561 ИЕ11

Вход					
С	C _{BX}	υ/ <u>D</u>	SE	R	Режим
x x	B H H x	x B H x	H H H S	H H H B	Не считает Код больше Код меньше Предварительная установка Сброс




Рис. 2.44. Счетчик Қ561ИЕ11:

а — схема;б — цоколевка

Синхронное каскадирование счетчиков ИЕ11 получится, если соединить параллельно тактовые входы и подать сигнал от выхода переноса $\overline{C}_{\text{вых}}$ первого счетчика на вход переноса $\overline{C}_{\text{вх}}$ последующего (более старшего). Для асинхронного каскадирования требуется соединить $\overline{C}_{\text{вых}}$ с тактовым входом С последующей микросхемы.

Чистый, без сбоев тактовый сигнал для последующего счетчика получится, если на входе U/\overline{D} сигнал меняется в момент присутствия на-

пряжения высокого уровня на тактовом входе.

Микросхема Қ561ИЕ14 (рис. 2.45) — четырехразрядный реверсивный счетчик. Он может работать как двоичный и как десятичный делитель. Внутренняя структура счетчика для увеличения быстродействия снабжена схемой ускоренного перноса.




Рис. 2.45. Счетчик Қ561ИЕ14:

а — цоколевка; б — схема организации раздельных входов

Счетчик имеет четыре раздельных выхода Q0—Q3 и выход переноса $C_{\text{вых}}$. Вход тактовых импульсов C единый для счета на увеличение и уменьшение. Чтобы организовать раздельные тактовые входы Cu (на увеличение) и CD (на уменьшение), требуется на дополнительной микросхеме K561ЛА7 ($\overline{\text{И}}$) собрать RS-защелку (рис. 2.45, δ). Если на вход CD данной схемы поступит сигнал высокого уровня, вход переключения направления счета U/ $\overline{\text{D}}$ счетчика ИЕ14 получит напряжение низкого уровня и счет будет уменьшаться. На другом выходе C схемы (рис. 2.45, δ) формируется единая тактовая сетка, которую следует подать на вывод 15 ИЕ14.

Запрещается счет, т. е. действие тактовых импульсов, с помощью высокого уровня на входе переноса $C_{\rm Bx}$ (это же вход «Запрет такта»). С помощью входа разрешения предварительной записи SE (когда на нем присутствует напряжение высокого уровня) можно записать в счетчик начальный код, воспользовавшись входами SO—S3. Если на эти провода поданы напряжения низких уровней, то соответствующие разряды получают нулевой отсчет. Если на входах $C_{\rm Bx}$ и SE присутствуют иапряжения низких уровней, счетчик дает приращение (уменьшение) содержимого на 1 при каждом положительном тактовом перепаде.

На выходе переноса Свых нормальное напряжение высокого уровня. Оно переключается к низкому уровию, если в режиме «больше» счет стал максимальным (или минимальным в режиме «меньше»). В это время на входе Свх сигнал разрешающий, т.е. напряжение низкого уровия. Если вывод Свх не используется, его надо подключить к нулю.

Счет будет вестись в двоичном формате, если на входе В/D (Бинарный/Децимальный) присутствует напряжение высокого уровня. Счет будет десятичным, если на вход B/\overline{D} подано напряжение низкого уровня. Наконец, счетчик увеличивает содержимое, если (Больше/Меньше) подается напряжение высокого уровня. При напряжении низкого уровня на входе U/\overline{D} счет уменьшается.

При параллельном соединении тактовых входов нескольких счетчиков K561ИЕ14 получим быстрый синхронный счет. В асинхронном режиме многокаскадный счетчик работает медленнее. Максимальная

Таблица 2.21. Сигиалы управления счетчиком К561ИЕ16

Вход управления	Сигнал	Режим
Бинарный/Децимальный (В/D) Больше/Меньше (U/D) Разрешение установки (SE) Вход переноса (запрет тактовых импульсов) (Свх)	1 (B) 0 (B) 1 0 1 0 1	Двоичный счет Десятичный счет Счет на увеличение Счет на уменьшение Прием от параллельных входов Нет приема После тактового перепада не считает Считает

тактовая частота для счетчика К561ИЕ14 2 МГц (при $U_{\mu,n}=10~B$), время установления режимов после их переключения -- более 460 нс, длительность времени импульса предварительной записи по входам S0-S3 не менее 320 нс (660 нс при напряжении питания 3 В). Сигналы управления для счетчика К561ИЕ14 сведены в табл. 2.21.

Микросхема Қ561ИЕ16 (рис. 2.46) содержит 14-разрядный асинхронный счетчик (счетчик пульсаций), дающий на своих выходах Q0-Q13 16 384 двоичных отсчетов (сравните со счетчиком К176ИЕ5, рис. 2.36, г). Счетчик имеет выходной каскад, формирующий (обостряющий) тактовые импульсы. Схема входной части счетчика (формирователь и первый триггер со схемой мастер-помощник) показаны на рис. 2.46, б. Выходной провод Q0 получает сигнал от буферного инвертора.

Счетчик сбрасывает выходные сигналы в нуль при напряжении высокого уровня на входе сброса R. Содержимое счетчика увеличивается согласно каждому отрицательному перепаду тактового импульса. Максимальная тактовая частота достигает 3 МГц, длительность импульса сброса должна превышать 550 нс.

Микросхема К561 ИЕ19 (рис. 2.47) — пятиразрядный синхронный счетчик по схеме Джонсона. От каждого триггера счетчика сделан ин-




Рис. 2.46. Счетчик Қ561ИЕ16: a — цоколевка; b — схема одного двухступенчатого триггера из этого счетчика




Рис. 2.47. Счетчик K561ИЕ19: а — схема; 6 — цоколевка




Рис. 2.48. Диаграмма сигналов в счетчике K561ИЕ19 (a) и присоединение дополнительных элементов, чтобы получить деление на нечетное число (6)

версный выход $\overline{Q0}$ — $\overline{Q4}$ (через буферные инверторы). Счетчик имеет пять входов предварительной записи (установки) S0—S4, тактовый вход C, вход последовательных данных D, а также вход сброса R. Входами S0—S4 можно воспользоваться, если подать сигнал разре-

шения установки (высокий уровень) на вход SE.

На рис. 2.48, a приведена диаграмма сигналов на выводах счетчика ИЕ19. Показанная фазировка выходных импульсов Q0—Q4 позволяет строить на базе ИЕ19 каскады деления частоты на число N, где 2 < N < < 10. Для деления на четное число (N=2, 4, 6, 8, 10) добавочиые элементы не нужиы. Требуется только присоединить ко входу D выход $\overline{Q5}$ при делении на 10, $\overline{Q4}$ — на 8, $\overline{Q3}$ — на 6, $\overline{Q2}$ — на 4 и $\overline{Q1}$ — на 2. При необходимости деления на нечетное число ко входу надо присоединить через двухвходовый элемент \overline{M} два выходных сигнала, выбрав их согласно рис. 2.48, δ . Максимальная тактовая частота для счетчика 2 М Γ ц, максимальное время установления выходных сигналов — 300 нс.

2.9. РЕГИСТРЫ КМОП

Среди многофункциональных микросхем среднего уровня интеграции, выполненных на логических элементах КМОП, популярны четырех, восьми и двенадцатиразрядные регистры. Номенклатура регистров КМОП разных серий сведена в табл. 2.22. Микросхема ИР2 содержит два четырехразрядных последовательных регистра, ИР9—четырехразрядный, последовательно-параллельный регистр, ИР6—универсальный двунаправленный весьмиразрядный шиный регистр с последовательным и параллельным входами. Двенадцатиразрядный ре-

Таблица 2.22. Регистры КМОП

C	Обозначение	Номер микросхемы					
Серия		2	6	9	10	12	13
K176 K561	ИР	++	+	+	+	+	K564
CD4000 A CD4000 B MM54C		15	34	35 —	06 —	108	<u>-</u> 905

гистр ИР13 необходим для построення АЦП по схеме последовательного приближения (сравните с микросхемой К155ИР17). Микросхема ИР10 содержит четыре отдельных регистра.

Микросхемы K176ИР2 и K561ИР2 (рис. 2.49) содержат по два независимых четырехразрядных регистра сдвига. Каждый регистр имеет четыре выхода Q от каждого триггера. Все триггеры регистра двухсту-




Рис. 2.49. Регистр К561ИР2 (α) и его цоколевка (б)

пенчатые, D-типа. Данные в регистр вводятся через последовательный вход D. Регистр имеет вход тактовых импульсов C, причем данные принимаются от входа D первого триггера и сдвигаются на один такт вправо после каждого положительного тактового перепада на входе C. Сброс в нуль данных на выходе Q регистра получится, если на вход асинхронного сброса R подать напряжение высокого логического уровня.

Состояния каждого регистра из состава ИР2 отображены в табл. 2.23. Четыре выхода регистра позволяют преобразовать последователь-

Таблица 2,23. Состояния регистра из микросхемы К561ИР2

Вход			Выход		
С	D	R	Q _O	Qn	
	H B x	H H H B	H B Q1 H	Qn—1 Qn—1 Без изменения Qn Н	

ный код, принимаемый по входу D, в параллельный, на выходах Q0—Q3, отображаемый через четыре такта. Из одного корпуса ИР2 можно сделать 8-разрядный регистр-преобразователь, соединив последовательно оба регистра микросхемы.




Рис. 2.50. Двунаправленный шинный регистр K561ИР6: a- схема; $\delta-$ цоколевка

Тактовая частота регистров достигает 2,5 МГц, но для устойчивого переключения триггеров на минимальной частоте длительность тактового перепада не должна превышать 15 мкс.

Микросхема K561ИР6 — 8-разрядный, двунаправленный шиниый регистр со входами и выходами как параллельными, так и последовательными. Структурная схема и цоколевка регистра K561ИР6 показаны на рис. 2.50. Регистр имеет: последовательный вход данных SI, тактовый вход С, вход EA разрешения линиям A, входы переключения асиихронного и синхронного режимов A/S, а также параллельного и последовательного — P/S. Имеется также вход управления A/B, на который подается сигнал, разрешающий прием данных от 8-разрядных шин A или B. Каждый из восьми разрядов регистра имеет два двунаправленных входа-выхода данных (всего 16). В зависимости от сигнала на

входе A/B выбираются для работы с данными 8 линий A или 8 линий B.

Регистр К561ИР6 применяется: для параллельного обмена информацией между двумя 8-разрядными шинами данных A и B; для преобразования последовательных данных в параллельные перед загрузкой их в шины A и B; для накопления и рециркуляции данных; для преобразования параллельных данных, пришедших по каждой шине, в последовательные, выходящие по одному проводу.




Рис. 2.51. Внутренняя схема регистра Қ561ИР6 (a) и схема ключа ком-мутации (δ)

Внутри схемы регистра (рис. 2.51, a) все триггеры двухступенчатые, D-типа с отдельными входами такта для ступеней «мастер» (вход \overline{C}_{M}) и «помощник» (вход \overline{C}_{M}). Сложная тактовая последовательность, генерируемая внутри микросхемы, позволяет надежно переносить данные из первого триггера во второй как в синхронном, так и асинхронном режимах. Для того чтобы переключать направления записи данных на входы D-триггеров и съема данных с их выходов \overline{Q} (далее — после инверторов), в схеме регнстра используются ключи коммутации. Логика работы такого КК показана на рис. 2.51, δ .

Еслн рассмотреть часть схемы (рис. 2.51, а) «Разряд 1», можно обнаружить, что один КК коммутирует последовательные данные от




Рис. 2.52. Схемы применения регистра К561ИР6:

a — 16-разрядный регистр; b — другая схема 16-разрядного регистра; b — фазовый компаратор

входа SI согласно сигналу управления, пришедшему на вход «Параллельно/Последовательно» (Р/S). По два КК обслуживают выводы A0 и B0. Нетрудно видеть: если замкнуть левые ключи этих пар, провода A0 и B0 станут входами (правые КК должны быть разомкнуты). Если поменять состояние этих пар КК, провода A0 и B0 станут выходами. Реальио решается иная задача: все провода A и B по командам должны стать входами или выходами. Для такого переключения на вход A/B подается напряжение нужного уровня, а фазы переключения левых и правых КК выбраны противоположными.

Рассмотрим режим работы регистра ИР6. Параллельная работа регистра разрешается, если на вход Р/S подано напряжение высокого уровня. В регистр данные прн этом поступают синхронно с положительным тактовым перепадом, если на входе переключення режимов асинхронного и синхронного А/S прнсутствует напряжение низкого уровня. Если на входе А/S напряжение высокого логического уровня, режим приема становится синхронным и не зависит от тактовых перепадов.

Вход переключения шин А/В меняет назначение линий А и В. Если на входе А/В — иапряжение высокого уровня, линии А становятся входами, линии В — выходами регистра. Подав на вход А/В напряжение низкого уровня, меняем направление потока параллельных данных: они будут приниматься линиями В, а линии А станут выходами. Пользуясь входом ЕА разрешения линиям А, можно питать данными от одной шины несколько регистров К561ИР6. Линии А будут подключены (разрешены), если на вход ЕА подано напряжение высокого уровня. Данные в регистре зафиксируются, если сигнал на входе А/В будет высокого, а на входе ЕА — низкого уровня.

Регистр работает в последовательном режиме, если на вход P/S подано напряжение иизкого уровня. Данные через последовательный вход SI будут продвигаться по регистру синхронно с каждым положительным перепадом на тактовом входе. Вход A/S запрещается внутренней схемой, поэтому невозможен асинхронный последовательный

режим.

Последовательно записанные в регистр данные отображаются на линиях A (если на входе A/B присутствует напряжение высокого уровня) или на линиях B (на входе A/B — напряжение низкого уровня, а из входе EA — высокого). Все возможные 12 режимов работы регистра ИР6 сведены в табл. 2.24. Тактовая частота для данного регистра мо-

жет превышать 3 МГц.

Регистр К561ИР6 пригоден для построения многих устройств: регистры сдвига (влево и вправо) с параллельной и последовательной загрузкой, регистр хранения адреса, шинный регистр в системе, генератор псевдошумовых последовательностей, кольцевой или синхронный счетчики. На рис. 2.52 показаны три примера применения регистра К561ИР6. Шестнадцатиразрядный регистр (рис. 2.52, а) может работать в режимах: параллельный прием — последовательная выдача, последовательный прием — параллельная выдача и последовательные как прием, так и выдача данных. Переключение этих режимов осуществляется согласно данным табл. 2.24 с помощью сигналов, даваемых по двум входам Р/S, A/S.


Таблица 2.24. Режим работы регистра К561ИР6

	Вход			_
EA	P/S	A/B	A/S	Режим
Н	Н	Н	x	Последовательный синхронный ввод данных; данных на параллельных выходах А нет
Н	Н	В	х	Последовательный синхронный ввод данных;
Н	В	Н	В	данные появляются на выходах В Параллельный режим синхронных входов В; данных на выходах А нет
Н	В	Н	Н	Параллельный режим асинхронных входов В;
Н	В	В	В	данных на выходах А нет Параллельные входы данных А отключены; параллельные данные на выходах В; данные
Н	В	В	Н	синхронно рециркулируют Параллельные входы данных А отключены; есть данные на выходах В; данные асин-
В	Н	Н	x	хронно рециркулируют Синхронный последовательный ввод данных; есть данные на параллельных выходах А
В	Н	В	х	Синхронный последовательный ввод данных;
В	В	,H	Н	есть данные на выходах В Входы В синхронно параллельно принимают данные; на выходах А есть данные
В	В	Н	В	Входы В асинхронно принимают данные; на
. В	В	В	Н	выходах A есть параллельные данные Входы A снихронно параллельно принимают данные; на выходах В — параллельные дан-
В	В	В	В	ные Входы А асинхронно принимают данные; на выходах В — параллельные данные

На рис. 2.52, б показан 16-разрядный регнстр с последовательным входом и параллельными выходами по шннам А или В. Шины выбнраются с помощью входов: А/В и разрешение ЕА, если уровни на них устанавливаются согласно первому и третьему столбцам табл. 2.24.

На рис. 2.52, в показана схема фазового компаратора ФК, построенного с помощью четырех двухвходовых инверторов \overline{H} и двух первых каскадов регистра К561ИР6. На выходе ФК появится напряжение $U_{\mathbf{m.n.}}$, если частота $f_1 < f_2$, и нуль, если $f_1 > f_2$. При равенстве частот $f_1 = f_2$ на выходе присутствует симметричный меандр. Фазовый компаратор такого типа удобен для цифровых устройств с фазовой автоподстройкой (см. описание микросхем К564ГГ1 и СD4046, рис. 2.73, a, фазовый компаратор ФК2 соответствует схеме рис. 2.52, g).

Микросхема К561ИР9 представляет собой четырехразрядный последовательно-параллельный регистр. Его схема показана на рис. 2.53. Здесь используются ключи коммутацин КК, аналогичные ранее изученному (см. рис. 2.51. б). Регистр К561ИР9 имеет два последовательных входа Ј и К. Если их соединить вместе, получим простой D-вход. Собственно регистр построен на D-триггерах. Они соединяются с помощью КК последовательно, если на вход переключения Р/S (Параллельно/По-



следовательно) подано напряжение уровня. Если на входе P/S присутствует пряжение высокого уровня, ключи коммутации размыкают последовательную связь триггеров, но к их D-входам подключаются линии параллельной загрузки регистра D0—D3. В случаях последовательной и параллельной загрузки информация может продвигаться по регистру согласно с положительным перепадом на тактовом входе С. Вход сброса R у регистра К561ИР9—асинхронный. Регистр имеет хронный вход Т/С, логическим сигналом котором переключается вид выходного кода: на выходах Q0—Q3 могут быть прямой или дополнительный коды. Для получения прямого кода Т на вход Т/С следует подать напряжение высокого уровня, при напряженин низкого уровня - код дополнительный С по отношению к хранящемуся в D-триггерах.




Рис. 2.53. Регистр К561ИР9 (а) и его цоколевка (б)

Время установления сигналов по входам J, \overline{K} должно быть менее 250 нс, длительность тактового импульса большей или равной 250 нс, а импульса сброса — 200 нс.


Микросхема K176ИР10 содержит четыре отдельных регистра (рис. 2.54). Два из ннх— четырехразрядные, два— пятиразрядные, имеющие выход и от четвертого разряда. Для всех регистров шина тактовых импульсов С— общая, однако каждый регистр имеет независимый путь данных от входов D1—D4 до выходов Q1—Q4.

Данные продвигаются по регистрам в момент отрицательных перепадов тактовых импульсов. Устанавливая между выводами микросхемы перемычки, можно реализовать регистры с числом разрядов: 4, 5, 8, 9, 10, 12, 13, 14, 16, 17, 18.

На рнс. 2.54, б показана функциональная схема одного D-триггера из K176ИР10. Здесь, как и в предыдущей схеме K561ИР9, используются двухтактные ключи последовательной коммутации KK; тактовые

сетки С и $\overline{\rm C}$ вырабатываются внутренней схемой. Если DD1.2 замкнут, инверторы DD1.3 и DD1.4 образуют кольцо-защелку. Регистр K176ИР10 обеспечивает сдвиг сигнала с тактовой частотой

до 5 МГц. Он удобен как основа регистрового ЗУ.



Рнс. 2.54. Микросхема К176ИР10 с четырьмя регистрами (а), одного D-триггера (б), цоколевка ИР10 (в) схема

Рис. 2.55. Регистр последовательного приближения Қ564ИР13

Микросхема К564ИР13 (рис. 2.55) — двенадцатиразрядный регистр последовательного приближения. Его можно использовать для построения ЦАП и АЦП на цифровой базе как КМОП, так и ТТЛ. Этот регистр может работать так же, как накопительный, либо как регистр, повторяющий одну и ту же (рутинную) управляющую программу. Регистры ИР13 пригодны для наращивания их емкости. Они работают как в непрерывном, так и старт-стопном режимах. В схемах ЦАП резистивные матрицы R—2R можно (с некоторыми условиями)

 $-U_{\mu n}$ 23 Q11 2 70 -3 22 QCC 21 $\Omega \Omega$ - Q11 20 · Q10 19 - 29 K564HPI3 7 18 Q8 в 17 04 27 16 06 10 15 11 <u>14</u> St 12 13

подключать непосредственно к выходам регистра ИР13 без мнкросхе-

мы аналоговых ключей.

Регистр (см. рис. 2.55) имеет тактовый выход С, последовательный вход D, куда подаются входные данные, вход разрешения регистру Е. Вход Е применяется при наращивании числа разрядов. Если оно не требуется, вход Е присоединяется к нулю. Когда на входе Е присутствует напряжение высокого уровня (1), на выходе Q11 появляется логическая 1 и преобразование запрещается. Выход Q11 — прямой для старшего значащего разряда (СЗР); имеется и инверсный выход СЗР, т. е. Q11. Регистр имеет выходы каждого из 12 разрядов; от Q0 (младший 3P) до Q11 (C3P). Вход St — стартовый, задерживающий. Он служит для запуска цикла преобразования. Преобразование начнется, если на вход St поступит напряжение низкого уровия в момент последиего периода единицы на входе С. При этом на выходе Q11 (C3P) появляется напряжение низкого уровня, на всех остальных (Q0-Q10) — напряжение высокого уровня. Этот момент соответствует на диаграмме (см. рис. 2.58) положительному фронту импульса 1 из тактовой последовательности С. Последовательность импульсов, поступающих на вход D (на рис. 2.58 ноказана последовательность, у которой чередуются высокие и низкие уровни на входе D) сихронно с тактовыми пернодами, с задержкой на один период тактового нмпульса записываются в разряды регистра (от Q11 к Q0). На последовательном выходе данных D0 входная последовательность задерживается на один период тактовой последовательности. На выходе QCC окончание преобразования отображается отрицательным перепадом (см. рнс. 2.58).

Диаграмме (рис. 2.56) соответствует табл. 2.25, где перечислены все состояния на 14 периодов тактовой последовательности импульсов на входе С. Пятнадцатая строка табл. 2.25 показывает, что при напряжении высокого уровня на входе \overline{E} преобразования запрещаются. Для запуска регистра необходимо, чтобы совпало присутствие напряжений инзкого уровня на входах \overline{E} и \overline{St} . В схемах АЦП на вход D поступает решение от компаратора: оставить или стереть единицу в данном раз-

ряде.

При напряжении 5 В время задержки от входа С до выходов

№ Таблица 2.25. Состояния регистра К564ИР13

~ ~ ~		Вх	од							Bi	лход						
Отрезок времени t _n	D	s	Ē	DO	Q11	Q10	Q9	Q8	Q7	Q6	Q5	Q4	Q3	Q2	Q1	Q0	СC
0	x D11	H B	H H	x x	x H	x B	x B	x B	x B	х В	x B	x B	x B	x B	x B	x B	x B
2 3	D10 D9	B B	H H	D11 D10	D11 D11	H D10	B H	B B	В В	B B	B B	B B	B B	B B	B B	B B	B B
4	D8	В	H	D9	D11	D10	D9	Н	В	В	В	В	В	В	В	В	В
5	D7	В	H.	D8	DII	D10	D9	D8	Н	В	В	В	В	В	В	В	В
6	D6	В	Н	D7	D11	D10	D9	D8	D7	Н	B	В	В	В	В	В	В
. 7	D5	В	Н	D6	DII	D10	D9	D8	D7	D6	Н	В	В	В	В	В	В
8	D4	В	Н	D5	D11	D10	D9	D8	D7	D6	D5	Н	В	В	В	В	В
9	D3	В	Н	D4	D11	D10	D9	D8	D7	D6	D5	D4	Н	В	В	В	В
10	D2	В	Н	D3	D11	D10	D9	D8	D7	D6	D5	D4	D3	Н	В	В	В
11	D1	В	Н	D2	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	Н	В	В
12	D0	В	Н	D1	DII	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	H	В
13	х	В	Н	D0	D11	D10	$D_{\overline{0}}$	D8	D7	D6	D5	D4	D3	D2	Dl	D0	H
14	х	x	Н	x	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	DI	D0	Н
	x	x	В	х	В					Бе	з измег	нений					




Рис. 2.56. Диаграммы для регистра К564ИР13

Q0—Q11 и D0, QCC не превышает 350 нс (при питании 10 В—не более 150 нс). Минимальная длительность тактового перепада должна превышать 250 нс для изпряжения питания 5 В и 100 нс для 10 В (соответственно, максимальная тактовая частота 2 и 5 МГц). При напряжении питания 15 В регистр ИР13 потребляет статический ток не более 0,3 мА.

В схемах АЦП (рис. 2.57) регистр К564ИР13 может обслуживать микросхему ключа токов, которые замыкаются как при входных напряжениях низкого, так и высокого уровня. Чтобы получить пределы ошноки АЦП в зоне ±1/2 от значения ступеньки МЗР, на вход компаратора полезно подавать смещение. Если аналоговые ключи внешней микросхемы имеют активное напряжение высокого уровня, входу компаратора надо дать сдвиг вверх на 1/2 ступеньки МЗР. При активном напряжении низкого уровня требуется дать смещение вниз на —1/2 ступеньки МЗР.

Если регистр используется для преобразовання двуполярного сигнала, при котором нуль выходного кода приходится посередине напряжения шкалы, компаратору следует дать опорное напряжение смещения на 1/2 напряжения шкалы. Выход Q11 в двуполярном включении можно использовать как знаковый разряд, поскольку ступенька СЗР соответствует половине напряжения шкалы. Напряжения высокого и низкого уровня на выходе $\overline{Q11}$ будут соответствовать полярности входного сигнала.




Рис. 2.57. АЦП на базе Қ564ИР13: а — 12-разрядный; б — 8-разрядный

Если Қ564ИР13 включен для непрерывного преобразования, при первой подаче питания схема может не запускаться. В этом случае необходимо на вход старт St подать через элемент ИЛИ снгналы от выхода \overline{QCC} и от соответствующего длине слова выхода регистра (см. рис. $2.57, \delta$).

На рис. 2.57, а показана схема 12-разрядного АЦП, где от выходов регистра непосредственно берутся токи питания для резистивной

матрицы R-2R (здесь R=50 кОм). Регистр работает непрерывно циклически, для этого выход \overline{QCC} соединей со входом \overline{St} . Чтобы не допускать ошибок в C3P, для питания трех старших входов матрицы используются дополнительные усилители стекающего тока (схемы ПУЗ, ПУ4): три для разряда Q11, два — для Q10 и одии — для Q9. Регистр питается от источника опорного напряжения $U_{on}=10$ В (это напряжение шкалы).

На рис. 2.57, б приведена схема 8-разрядного АЦП, где сигнал

окончания преобразования берется от выхода Q3.

2.10. ДЕШИФРАТОРЫ КМОП

Микросхемы КМОП среднего уровня интеграции, содержащие на кристалле дешифраторы ИД1 и ИД5, позволяют преобразовывать четырехразрядные двоичные коды в десятичные, гексадецимальные, восьмеричные коды, а также иепосредственно отображать данные на семисегментном индикаторе. На этих микросхемах можно строить многодекадиые дешифраторы.

Микросхема К561 ИД1 (рис. 2.58) — универсальный дешифратор, Он применяется для преобразования входного четырехразрядного двоично-десятичного кода в десятичный или четырехразрядного двоичного в октальный. Дешифратор К561 ИД1 имеет десять выходов (при октальном, восьмеричном коде используются восемь выходов), а также четыре




Рис. 2.58. Дешифрагор К561ИД1 (а) и его цоколевка (б)

входа A—D (для получения октального кода необходимы только три входа A—C). Вход D, если на нем напряжение высокого уровня, используется как запрещающий при октальном преобразовании. Если вход D не используется, на него следует подать ноль напряжения, Все состояния дешифратора ИД1 перечислены в табл. 2.26, где A—вход младшего разряда.

Таблица 2.26. Состояния дешнфратора К561 ИД1

	В	ход						Вь	ход				
D	С	В	A	Q0	Q1	Q2	Q3	Q4	. Q5	Q6	Q7	Q8	Q9
Н Н Н Н Н Н Н В В В В В В В В	ННННВВВНННВВВВ	H H B B H H B B H H B B H H B B	H B H B H B H B H B H B	B H H H H H H H H H H H H H H H H	НВИННННННННННН	ННВНННННННННН	НННВННННННННННН	ННННВННННННННННН	НННННВНННННННННН	ННННННННННННННН	ННННННВННННННН	НИННИННВИ ВНВИВНВИ	HHHHHHHBHBHBHB




Рис. 2.59. Преобразователь четырех-разрядного кода

Время задержки распространения от входов до выходов не превышает 290 нс, время установлення— менее 150 нс.

На рис. 2.59 показана схема преобразователя четырехразрядного кода в десятичный или шестнадцатиричный, т. е. гексадецимальный. этой схемы дана таблица колов. В табл. 2.27 в первых четырех колонках . D-А последовательно перечисвозрастающих двоичного кода от 0000 до 1111. Последующие две колонки гексадецимальным кодам: двоичному и коду Грея, колонки 7...10 содерчетырехразрядные десятичные коды: код «без трех», код Грея «без трех», код Айкена, код формата 4-2-2-1. В колонке номеров выходов

Таблица 2.27. Состояния дешифраторов К561ИД1 в схеме (рис. 2.61)

	В	юд		Гекса мальн	адецн- ый код	Де	цималь	ный ко	Ц								Н	мер	выхо	да					Ì
D	С	В	A	Код дво- пяный 4 бита	Код Грея 4 бита	Код «без трех»	Код Грея «безтрех»	Код Айкена	Код 4—2—2—1	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
H H	H H	H H	H B	0	0			0	0	В	В											• • • • • • • • • • • • • • • • • • • •			
Н	, H	В	Н	2	3		0	2	2			В													•
Н	Н	В	В	3	2	0	3	3					В												
Н	В	Н	Н	4	7	1	4	4]				В											
Н	ъ.	Н	В	5	6	2			3						В										
Н	В	В	H	6	4	3	1		4	l					1	В									
Н	В	В	В	7	5	4	2			ļ							В								
В	Н	Н	H	8	15	5												В							
В	H	H	В	9	14	6			5									, ,	В						
В	Н	В	Н	10	12	7	9		6	l										В					
В.	Н	В	В	11	13	8		5													В				
В	В	Н	H	12	8	9	5	6														В			
В	В	Н	В	13	9		6	7	7														В		
В	В	В	Н	14	11		8	8	8	1														В	
В	В	В	В	15	10		7	9	9																В

выходные высокие уровни. Выбрав номер выхода (от 0 до 15), по строке, где зафиксировано, что на ходе появилось напряжение высокого уровня, можем определить, какая цифра соответствует в данной ситуации каждому из шести вышеперечисленных кодов. В кодах «без трех» не используются три ции, где мало младших единиц В (или наоборот, мало младших нулей Н).

Микросхема К564ИД5 - это сложный дешифратор, обеспечивающий экономичную работу жидкокристаллического семисегментного индикатора (ЖКИ). С помощью этого дешифратора можно строить узы дисплеев общего применения, настольных и настенных часов, промышлечных панельных измерителей, мультиметров, автомобильных приборов.




Рис. 2.60. Дешифратор К564ИД5 (а) и его цоколевка (б)

Выходине усилители дешифратора позволяют выдавать на индикатор переменное напряжение с амплитудой, в 2 раза превышающей напряжение питания (при этом не требуется включать разделительные конденсаторы). Повышенное напряжение необходимо для больших по размеру индикаторов.

На рис. 2.60, а показана структурная схема дешифратора. четырехразрядный входной код $(A=2^0, B=2^1, C=2^2, D=2^3)$ подается на триггеры-защелки, фиксирующие его. Если на входе строба (разрещения) Е подано напряжение высокого уровня, данные будут передаваться от входов А-D далее, к выходам а-g. Напряжение низкого уровня на входе Е защелкивает данные, кроме того, могут оставаться

выбранными соответствующие сегменты иидикатора.

От входных защелок данные поступают на схему сдвига уровней, у которой есть дополнительный вход переменного напряжения. Схема сдвига уровия позволяет расширить в сторону отрицательной поляриости амплитуду переменного сигнала на индикаторе. С этой целью у микросхемы сделан вход отрицательного напряжения — U, па. С им-

Таблица 2.28. Состояния дешифратора К564ИД5

	Вx	од					Выход				Инди-
D	С	В	A	a	b	с	d	e	f	g	катор
0 0 0 0 0 0 0 0 0 1 1 1 1 1	0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1	0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1	1 0 1 1 0 1 1 1 1 1 0 0 0 1 1 1 0 0 0 0	1 1 1 1 1 0 0 1 1 1 1 0 0	1 1 0 1 1 1 1 1 1 1 0 1 0 1 0 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	1 0 1 1 0 1 1 1 0 0 1 1 1 0 0 0 0 0 0 0	1 0 1 0 0 0 0 1 0 1 1 0 1 1 1 0 0	1 0 0 0 1 1 1 0 1 1 1 1 0 0 0	O O O O O O O O O O O O O O O O O O O	0 1 2 3 4 5 6 7 8 9 L H P R

пульсами увеличенной амплитуды работают дешифраторы и семь усилителей сигиалов сегментов (а---g).

Соответствие изображений на индикаторе входиому коду показано в табл. 2.28. «Зажигание» сегментов осуществляется с помощью входа F, сигнал на котором может перевести выходные сигналы сегментов на высокий или низкий уровии либо подать на них переменные црямочугольные импульсы.




Рис. 2.61. Подключение ЖКИ к дешифратору К564ИД5

Если на входе F— напряжение низкого уровня, на выходах выбираемых сегментов появятся напряжения высокого уровня. При напряжении высокого уровня на входе F выходные напряжения низкого уровня появятся на сегментах, которые выбираются с помощью кода на входах A—D. Поскольку выходы а—g инверсные по отношению ко входу F, переменное напряжение, поданное на вход F, окажется на выходах сегментов в противофазе.

На рис. 2.61 показано подключение к дешифратору К564ИД5 семисегментного ЖКИ. Амплитуда переменного напряжения на сегменте будет соответствовать сумме $U_{u,nC}+U_{u,n3}$. Выходные сигналы A-D могут иметь ТТЛ-уровни. Частота переменного сигнала F выбирается ниже верхнего предела частоты для ЖКИ (например, 30...200 Γ ц).

2.11. АРИФМЕТИЧЕСКИЕ СХЕМЫ КМОП

Микросхемы средней интеграции (рис. 2.29) применяются для узлов, выполняющих как простые арифметические операции, так и вспомогательные логические (например, проверка на четность). Сумматор ИМ1 может складывать два четырехразрядных двоичных числа. Имеется микросхема для проверки принимаемого кода на четность (СА1), либо для посылки в линию связи служебного разряда контроля четности. С помощью цифрового компаратора ИП2 можно сравнить два четырехразрядных числа.

Таблица 2.29. Арифметическо-логические схемы КМОП

			Серии	н номера м	икросхем	
Обозначение, функция	K176	K561	K564	CD4000A	CD4000B	MC
Дешифраторы: ИД1 ИД5 Сумматор ИМ1 Схема проверки четности СА1 Схема сравнения ИП2 АЛУ ИП3 СУП ИП4 ОЗУ РУ2	+	+++++++++++++++++++++++++++++++++++++++	+++ +++	28 08 — — — — 61	56 08 	14531A 14585A

Универсальные свойства имеет арифметическо-логическое устройство АЛУ ИПЗ. С помощью кодов управления его можно перевести в режим выполнения одной из 32 функций (16 логических и 16 арифметических, включая вышеупомянутое суммирование; АЛУ имеет также выход компаратора).

Поскольку для увеличения емкости собственно вычислителя (его называют центральное процессорное устройство — ЦПУ) приходится соединять, например, четыре четырехразрядных АЛУ как четыре сумматора, то для обеспечения быстрого параллельного суммирования не-

обходима микросхема ИП4, содержащая схему ускоренного переноса CVП.

Принцип действия ОЗУ можно изучить на примере матрицы 256×1

бит РУ2.

Микросхема К176(К561) иМ1 (рис. 2.62) — это сумматор, содержащий четыре узла поразрядного суммирования (полные сумматоры) и параллельную схему ускоренного переноса (выход $C_{\text{вых}}$). Такая структура повыщает быстродействие многоразрядных арифметических узлов, состоящих из нескольких сумматоров ИМ1. Сумматор имеет четыре




Рис. 2.62. Сумматор Қ561ИМ1 (а) и его цоколевка (б)

Рис. 2.63. Схема суммирования двух 16-разрядных слов

пары входов A0, B0—A3, B3, на которые подаются два четырехразрядных слова A и B. От предшествующего сумматора на вход $C_{\text{вх}}$ можно принимать сигнал переноса. Кроме сигнала ускорениого переноса $C_{\text{вых}}$, на выходе сумматора присутствуют четыре разряда суммы S0—S3.

Состояния сумматора ИМ1 сведены в табл. 2.30. На рис. 2.63 показана схема суммирования двух 16-разрядных слов A0—A15 и B0— B15. В схеме (рис. 2.64) два сумматора ИМ1 работают как преобразователь двоично-десятичного кода формата 1—2—4—8 в двоичный, семиразрядный.




Рис. 2.64. Сумматор Қ561ИМ1 в схеме преобразования ко-дов

Время $t_{\mathfrak{3}\pi,\mathfrak{p},\mathfrak{e}\mathfrak{p}}$ сигнала от входов $A_{\mathfrak{l}}$, $B_{\mathfrak{l}}$ к выходу $S_{\mathfrak{l}}$, а также от выхода $C_{\mathtt{Bx}}$ до $S_{\mathfrak{l}}$ не более 325 нс (питанне 10-B). Время установления высокого или низкого уровней сигнала на выходах суммы 550 нс. При напряжении $U_{\mathtt{u}.\mathtt{n}} = 5$ В значения этих временных параметров удванваются.

Микросхема CD40101В — девятиразрядное устройство проверки на четность (рис. 2.65), принимающее восьмиразрядный код D0—D7, а по девятому проводу контрольный разряд D8. Схема имеет два выхода: четный $Q_{\rm чr}$ и нечетный $Q_{\rm нч}$. На отдельный вход \widetilde{E} может подаваться сигнал запрета. При напряжении высокого уровня на входе \widetilde{E} оба выходных сигнала переходят на низкий уровень. Состояния на входах и выходах схемы проверки на четность сведены в табл. 2.31.


Устройство применяется либо для проверки чегности, либо как геператор разряда четности. В первом случае проверяем принятое 8-разрядное слово на четность, сравнивая сумму его единиц с конт-

Таблица 2.30. Состояния сумматора К561ИМ1

	Вход	Выход			
Ai	Bi	C_{iBX}	Свых	Si	
0	0	0	0	0	
1	0	0	0	1	
0	1	0	0	1	
1	1	0	1	0	
0	0	1	0	1	
1	0	1	1	0	
0	1	1	1	0	
1	1	1	1	1	

Таблица 2.31. Состояния схемы проверки четности CD40101B

	Выход			
3anper E	(учт (чег- ная)	Q _{нч} (нече т- ная)		
0	1	0		
0	0	1		
1	0	0		
	0 0	Запрег Сучт (чет- ная) 1 0 0		






Рис. 2.65. Девятиразрядное устройство проверки на четность CD 40101B (a) и его поколевка (б)

рольным, девятым разрядом, во втором — передаем в линию контрольный разряд четности. Он будет сопровождать слово при передаче, чтобы можно было проверить правильность его приема. Передавая в линию два сигнала $Q_{\rm чт}$ и $Q_{\rm вч}$ и используя на приеме входы \bar{E} и D8, можно вырабатывать сигнал запрета ошибочного слова. Время задержки распространения данных не превышает 125 нс при напряжении питания $U_{\rm н.n} = 10~B$ (при $U_{\rm и.n} = 5~B - 400~hc$).

Микросхема K561CAI — двенадцатиразрядная схема проверки на четность. В отличие от предыдущей имеет один выход Q и 13 входов (один бит — контрольный). Эта микросхема показана на рис. 2.66. По табл. 2.32 можно определить состояние выхода Q (выходные напряже-

Таблица 2.32, Состояния устройства проверки на четность К.561 СА1

Состояние входов $A_9 - A_{12}$	Уровень на вы- ходе Q
На всех 13 входах уровень Н	H
На любом 1 входе уровень В	B
На любых 2 входах уровень В	H
На любом нечетном числе входов (<13) уровень В	B
На любом четном числе входов уровень Н	H
На всех 13 входах уровень В	B




Рис. 2.66. Двенадцатиразрядная схема проверки на четность Қ561СА1 (а) и ее цоколевка (б)

ния высокого или низкого уровня) в зависимости от четности или нечетности суммы напряжений высоких уровней. Если необходимо каскадировать две схемы K561CA1, выход первой микросхемы следует присоединить ко входу A12 второй.

Микросхема Қ561 и П2 (рис. 2.67) — цифровой комнаратор. Она сравнивает два четырехразрядных числа и имеет три выхода $Q_{A < B}$, $Q_{A > B}$ и $Q_{A = B}$, отображающие неравенство или равенство двоичных или двоично-десятичных слов. Восемь входов микросхемы используются для приема входных слов A0-A3 и B0-B3. Три входа A > B, A < B и A = B используются при наращивании числа разрядов устройства сравнения. Если применяется только один корпус K561 и R12, на




Рис. 2.67. Цифровой компаратор К561ИП2 (a), его цоколевка (δ) и полная структурная схема (s)

Таблица 2.33. Состояния цифрового компаратора К561ИП2

	Вход	сравнения		Вход	, каскадирс	пинва (Выход			
A3 , B 3	A2. B2	A1, B1	A0, B0	A>B	A <b< th=""><th>A = B</th><th>Q_{A>B}</th><th>Q_A<b< th=""><th>$Q_A = B$</th></b<></th></b<>	A = B	Q _{A>B}	Q _A <b< th=""><th>$Q_A = B$</th></b<>	$Q_A = B$	
$A_3 > B_3$	X	X	x	x	x	X	В	Н	H	
$A_3 < B_3$	x	x	x	x	x	x	Н	В	Н	
$A_3 = B_3$	$A_2 > B_2$	X	X	x	x	x	В	Н	Н	
$A_3 = B_3$	$\rm A_2 < B_2$	х	X	x	x	x	Н	В	Н	
$A_3 = B_3$	$A_2 = B_2$	$A_1 > B_1$	x	x	X	x	В	Η .	Н	
$A_3 = B_3$	$A_2 = B_2$	$A_1 < B_1$	x	x	X	x	Н	В	Н	
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 > B_0$	х	x	x	В	Н	Н	
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 < B_0$	x	x	x	Н	B	Н	
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	В	Н	Н	В	H	H	
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	Н	В	Н	Н	В	H	
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	Н	Н	В .	Н	Н	В	
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	Н	В	В	Н	В	В	
$A_3 = B_3$	$A_2=B_2$	$A_1 = B_1$	$A_0 = B_0$	В.	H	В	В	Н	В	
$A_3 = {}^{\setminus}B_3$	$\mathbf{A_2} = \mathbf{B_2}$	$A_1 = B_1$	$A_0 = B_0$	B	В	В	В.	B	В	
$\dot{A}_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	В	В	Н	В	В	Н	
$A_3 = B_3$	$\mathbf{A_2} = \mathbf{B_2}$	$A_1 = B_1$	$A_0 = B_0$	Н	H	Н	Н	Н	Н	

вход A=B следует подать напряжение высокого уровня, а на входы A<B, A>B— низкого. Полная структурная схема цифрового компаратора показана на рис. 2.67, в. Логические состояния цифрового компа-

ратора Қ561ИП2 сведены в табл. 2.33.

На рис. 2.68 показана функциональная схема двенадцатира рядного устройства сравнения двух чисел. Здесь входы данных трех микросхем К561ИП2 образуют параллельные шины данных. Входы и выходы микросхемы «равенства— неравенства» соединены последовательно. Время задержки сигнала в первой К561ИП2 не превышает 250 нс, в каждой последующей 200 нс.




Рис. 2.68. Двенадцатиразрядное устройство сравнения двух слов А и В

Микросхема К564ИПЗ (рнс. 2.69) — это параллельное четырехразрядное арифметическо-логическое устройство АЛУ. Оно может выполнять либо 16 логических, либо 16 арифметических операций. Эти режимы переключаются логическими сигналами высокого или низкого уровня, подаваемыми на вход М. Если здесь низкий уровень — выполняются арифметические операции, высокий — логические.

Арифметическо-логическое устройство имеет четыре пары входов слов: A0—A3 и B0—B3, а также четыре выхода F0—F3, на которых появляется слово — результат логической или арифметической опе-

рации.

Нужную операцию (арифметическую или логическую) выбпрают с помощью кода на входах S0—S3. Арифметическо-логическое устройство может работать с активными напряжениями как высокого, так и низкого уровней. Таким способом можно еще более расширить возможности выбора подходящей логической функции. На рис. 2.69, 6 показано наименование выходов АЛУ при высоких, а на рис. 2.69, 8—

при активных напряжениях низкого уровня.

Полная принципиальная схема АЛУ показана на рис. 2.70. Арифметическо-логическое устройство имеет впутреннюю схему ускоренного переноса СУП с выходами \overline{G} (генерация переноса) и \overline{P} (распространение переноса). Многоразрядные АЛУ собирают из нескольких корпусов К564ИПЗ совместно с внешней СУП К564ИП4. Арифметическо-логическое устройство имеет вход для приема уровня переноса C_n и выход сигнала переноса C_{n+4} (т. е. после 4-разрядного сумматора). Пульсирующим выходом переноса C_{n+4} можно пользоваться в схемах многоразрядных АЛУ, если скорость работы не лимитируется.

В табл. 2.34 показано использование входа C_n и выхода C_{n+4} для

BO 1 24	V _{u.n}	ALU FO 9	5 SO	ALU FO
21 172	41 <u>5</u> S1	F1 10	5 51	F1 10
53 3 22	81 4 52	F2 11	4 52	F2 11
52 4 21	12 3 53	F3 13	3 S3	$\bar{F}3$
S1 5 20	$\frac{2}{AD}$		$\frac{2}{A}$ \bar{A}	
SO 6 19	3 $\frac{23}{41}$ A1	A=B 14	23 A 1	A=B 14
$\bar{C}_{n} \stackrel{7}{=} K564 M \Pi 3 \stackrel{18}{=} C$	93 $\frac{21}{42}$		$\frac{21}{A2}$ $\bar{A}2$	
M 8 17	c 19 43	$\bar{\mathcal{C}}_{n+4}$	19 Ā3	$C_{n+4} = \frac{16}{16}$
FO 3 16 7	$\frac{1}{\tilde{S}_{n+4}}$ $\frac{1}{22}$ 80	77+4	$\stackrel{1}{\longrightarrow} \bar{B} \mathcal{O}$	1,477
F1 10 15	- 101		$\underline{22} \downarrow \bar{B1}$	
F2 11 14	4= <i>B</i>	G 17	$\begin{array}{c} \underline{20} & \bar{B}2 \\ \underline{18} & \bar{B}3 \end{array}$	\bar{G} $\downarrow 17$
12 13	F3 <u>18</u> B3		<u>18</u>	
<u></u>	$\overline{\overline{\mathcal{C}}_n}$	p 15	$\frac{7}{C_n}$	$\bar{\rho}$ 15
,	8 M		8 M	
	L	<i>δ)</i>	L	8)

Рис. 2.69. Арифметическо-логическое устройство К564ИПЗ:

a — цоколевка; b — наименование выходов при высоких активных уровнях; b — то же для низких

сравнения чисел A и B, если $A\Pi Y$ работает как вычитатель с применением внешнего дешифратора. Если входные слова A и B равны (Қ564ИПЗ — вычитатель), на выходе компаратора A=B появится напряжение высокого уровня.

Время задержки от входов A, B до выходов F в АЛУ К564ИПЗ составляет 150 нс ($U_{\text{и.п}}$ =15 B), при $U_{\text{и.п}}$ =5 B — 450 нс. Среднее время выполнения операций — 200 нс ($U_{\text{и.п}}$ =10⁴B). Логические и арифметические операции АЛУ перечислены в табл.

2.35, где показано их соответствие коду на входах их выбора S0-S1.

Таблица 2.34. Использование выводов Сп и Сп+4 микросхемы К564ИПЗ для сравнения чисел

Акті	вный — высокиї	уровень	Активный — низкий уровень					
Вход С _п	Выход С _{п + 4}	Результат	Вход С _п	Выход С _{п + 4}	Результат			
1 0 1 0	1 1 0 0	$\begin{array}{c} A \leqslant B \\ A \leqslant B \\ A > B \\ A \geqslant B \end{array}$	0 1 0 1	0 0 1 1	$\begin{array}{c} A \leqslant B \\ A < B \\ A > B \\ A \geqslant B \end{array}$			




Рис. 2.70. Полная схема АЛУ К564ИПЗ

Колонок выходных функций — четыре: логические и арифметические операции, соответствующие активным напряжениям как высокого, так

и низкого уровня.

Микросхема Қ564ИП4 (рис. 2.71) — это схема ускоренного переноса, способная обслуживать четыре двоичных сумматора или группы большего числа сумматоров, поскольку эта микросхема имеет выходы каскадирования. Схема ускоренного переноса Қ564ИП4 применяется также совместно с четырьмя АЛУ Қ564ИП3. СУП имеет четыре входа тенерации переноса $\overline{G1}$ — $\overline{G4}$ и четыре входа — распространения переноса $\overline{P1}$ — $\overline{P4}$ (сюда подаются соответствующие выходные сигналы \overline{G} и \overline{P} от каждого АЛУ). Входы СУП \overline{G} и \overline{P} имеют активные напряжения низкого уровня. Имеется также вход приема пульсирующего переноса C_{n} (активный уровень — высокий).

Схема ускоренного переноса имеет три выхода переноса C_{n+x} , C_{n+y} и C_{n+z} , а также выходы $\overline{G}_{\text{вых}}$ и $\overline{P}_{\text{вых}}$ (активные уровни — низкие). Выход $\overline{G}_{\text{вых}}$ — групповая генерация переноса, $\overline{P}_{\text{вых}}$ — групповое распро-

Таблица 2.35. Функции АЛУ К564ИПЗ

Вход выбора функции			ункции	Активные	- низкие уровин	Активные – высокие уровни		
S 3	£2	S1	S0	Логичес- кие функ- ции (М = В)	Арифметические функции (М=Н), С _п =Н	Логичес- кие фучк- ции (М == В)	Ариф метические функции ($M = H$). $C_{n} = B$	
Н	Н	Н	Н	Ā	A — 1	Ā	A	
Н	Н	Н	В	ĀB	AB — 1	$\overline{A+B}$	A + B	
H	Н	В	Н	$\bar{A} + B$	AB — 1	ĀB	$A + \overline{B}$	
Н	Н	В	В	1	-1	0	-1	
Н	В	H	Н	$\overline{A+B}$	$A + (A + \tilde{B})$	$\overline{\mathrm{AB}}$	$A + \overline{AB}$	
Н	В	Н	В	Ē	$AB + (A + \tilde{B})$	В	$(A + B) + A\overline{B}$	
Н	В	В	Н	$\overline{A \oplus B}$	A - B - 1	$A \oplus B$	A - B - 1	
H	В	В	В	$A + \overline{B}$	A + B	ΑB	$A\overline{B}-1$	
В	Н	Н	Н	ĀB	A + (A + B)	$\bar{A} + B$	A + AB	
В	Н	Н	В	$A \oplus B$	A + B	$\overline{A \oplus B}$	A + B	
В	Н	В	Н	В	$A\bar{B} + (A + B)$	В	$(A + \overline{B}) + AB$	
В	Н	В	В	A + B	A + B	AB	AB — 1	
В	В	Н	Н	0	A + A	1	A + A	
В	В	Н	В	AB	AB + A	$A + \bar{B}$	(A+B)+A	
В	В	В	Н	AB	$A\bar{B} + A$	A + B	$(A + \overline{B}) + A$	
В	В	В	В	A	A	A	A — 1	




Рис. 2.71. Схема ускоренного переноса $K564И\Pi4$ (a) и ее цоколевка (б)

cтранение переноса. На вы \overline{x} одах СУП выполняются логические уравнения:

$$C_{n+x} = G_0 + P_0 C_n, (2.8)$$

$$C_{n+y} = G_1 + P_1 G_0 + P_1 P_0 C_n, \qquad (2.9)$$

$$C_{n+z} = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_n, \qquad (2.10)$$

$$\overline{G}_{BMX} = \overline{G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0}, \qquad (2.11)$$

$$\bar{P}_{BMX} = P_3 P_2 P_1 P_0. \tag{2.12}$$

Время прохождения сигнала C_n в СУП для $U_{\mathfrak{n}.\pi}=15\cdot B-125$ нс (400 нс при $U_{\mathfrak{u}.\pi}=5$ В), время задержки от входов \overline{P} , \overline{G} до аналогичных выходов 90 нс (300 нс при $U_{\mathfrak{u}.\pi}=5$ В). Время переходного процесса 40 нс (100 нс при $U_{\mathfrak{u}.\pi}=5$ В).




Рис. 2.72. Оперативное запоминающее устройство К176РУ2: — схема: б — поколевка

Микросхема К176РУ2 — статическое ОЗУ, имеющее организацию: 256 слов по 1 биту, т. е. 256 ячеек хранения данных. Структурная схема этого ОЗУ показана на рис. 2.72. В центре ОЗУ располагается матрица из 256 защелок-триггеров (показана схема одного триггера). Триггеры образуют 16 колонок и 16 рядов. Соответственно имеется 16 вертикальных и 16 горизонтальных линий управления, которые выходят из де-

шифраторов адреса колонок Y и адреса строки X соответственно. Оперативное запоминающее устройство имеет восемь входов адреса. Первые четыре разряда A0—A3 выбирают адрес линии, старшие четыре — A4—A7 адрес колонки, где расположены ячейки хранения каждого одноразрядного слова.

Группа логических элементов, образующих входы \overline{CS} (доступ к памяти) и \overline{R}/W (Чтение/Запись), вырабатывает внутренние сигналы K2, $\overline{K2}$ (для разрешения записи) и K1, $\overline{K1}$ (для разрешения или запрета чтення содержимого памяти).

Выводы 13 и 14 (выходы Q и $\overline{\rm Q}$) обслуживают инверторы, имеющие состояние разомкнуто Z. Бит хранения даниых вносится в память по выбранному адресу A0—A7 через вход D. Как адрес ячейки записи, так и адрес ячейки считывания выбираются в произвольном порядке. Для чтения и записи на вход $\overline{\rm CS}$ следует подать напряжение низкого уровня. Напряжением высокого уровня на входе $\overline{\rm CS}$ эти операции запрещаются, а вы ходы переходят в Z-состояние. В моменты высокого уровня на входе CS можно менять адреса ячеек (независимо от уровня на входе $\overline{\rm R}/{\rm W}$). Вход $\overline{\rm CS}$ в схемах, где объединяется много корпусов РУ2, служит сигналом выбора отдельного корпуса.

Выходы Q и Q станут активными (чтение), если на обоих входах $\overline{\text{CS}}$ и $\overline{\text{R}}/\text{W}$ уровни низкие. Если на входе $\overline{\text{R}}/\text{W}$ сменить уровень на высокий, можно записать бит информации. Сигналы управления и выходиые состояния сведены в табл. 2.36.

Таблица 2.36. Режим работы ОЗУ К176РУ2

		Вход			
Режим работы	Код адреса	CS	R/W	D	Выход
Запись 0 Запись 1 Чтение Чтение и запись Перемена адреса	Фиксируется	H H H H B	B B H H/B	H B x x	Z Z 1/0 1/0 или Z Z

. Оперативное запоминающее устройство РУ2 потребляет статическую мощность 10 нВт; время выборки из памяти составляет 380 нс. На вход D надо подавать напряжения высоких и низких уровней КМОП. Выходы ОЗУ могут обслуживать входы микросхем ТТЛ.

Данное ОЗУ удобно для систем с шинной структурой (имеется Z-состояние выходов, входы записн D и выходы Q, \overline{Q} —раздельные).


2.12. МИКРОСХЕМЫ ФАП И МУЛЬТИВИБРАТОРЫ

В дополнение к чисто цифровым среди КМОП имеются аналого-пифровые: устройство с фазовой автоподстройкой (ФАП) и ждущие мультивибраторы. Такие микросхемы позволяют упростить решение ря-

да задач: затягиванне импульсов, синтез частот, кратных опорной, синхронизация логического устройства под приходящий сигнал, геиерация опориых сеток, преобразование напряжение — частота.

В даниом параграфе рассмотрим микросхему ФАП К564ГГ1 и две схемы мультивибраторов: CD4047 (автогенератор с перезапуском) и

К564AГ1 (CD4098; ждущий, двухканальный с перезапуском).



Микросхема К564ГГ1 (рис. 2.73) содержит следующие внутренние узлы: генератор, управляемый напряжением (ГУН), два фазовых компаратора (ФК1—исключающее ИЛИ или ФК2— триггерная схема), формирователь-усилитель УФ входного сигнала, выходной истоковый повторитель ИП. Для удобства применения на кристалле микросхемы изготовлен источник опорного напряжения— стабилитрон с напряжением 5,2 В. Рассмотрим действие отдельных частей микросхемы ФАП К564ГГ1. На рис. 2.73, а показана полная схема так называемой петли ФАП.

Узел ГУН — основа ФАП. Она обеспечивает линейность преобразоваиия напряжение — частота лучше 1%. Для установки свободной частоты ГУН и диапазона девиации этой частоты требуется три внешних элемента: конденсатор С1 и резисторы R1, R2 (см. рис. 2.75, а). Элементы R1 и C1 фиксируют свободную частоту генерации, с помощью R2 этой частоте можно дать постоянный сдвиг.

Частота выходных импульсов ГУН (на выходе 4) называется сво-

бодной, если на входе управления частотой ГУН (на выводе 9) напря-

жение отсутствует.

В петле ФАП на вход ГУН (вывод 9) подается напряжение ошибки. В устройстве (рис. 2.73, а) оно снимается с внешнего фильтра низкой частоты (R3, C2), где сглаживается импульсный сигиал, генерируемый одним из фазовых компараторов ФК1 или ФК2. Выбрать выход компаратора позволяет переключатель S1. Управляющий сигнал ГУН имеется и на выводе 10 — исток повторителя. Для правильной работы повторителя требуется подключать внешний резистор нагрузки R_R> > 10 кОм. Если этот выход не нужен, вывод 10 оставьте свободным.

Петля ФАП в схеме (рис. 2.73, а) состоит из трех узлов: ГУН, ФК1 (или ФК2) и фильтра низкой частоты (ФНЧ). Фильтр НЧ образуют резистор R3 и конденсатор C2. Как известно, особо опасиа для работы системы ФАП вторая гармоника частоты ГУН. Поскольку входное сопротивление ГУН велико (до 1012Ом), номинальная емкость конденсатора С2 в результате может быть небольшой. Входной цифровой сигнал Uc вводится в петлю ФАП от входа 14 через усилитель УФ и поступает на сигнальные входы обоих компараторов ФК1 и ФК2. На вторые входы компараторов подается выходной меандр свободной частоты от выхода ГУН. На выходе ФК в начальный момент должно присутствовать напряжение ошибки, соответствующее разности частот сигнала Uc и свободной ГУН. Отфильтрованное (сглаженное) напряжение с конденсатора С2 поступает на вход ГУН (вывод 9) в такой фазе, чтобы частота ГУН стала приближаться к частоте сигнала Uc.

Некоторое время, таким образом, будет идти переходной процесс автоподстройки частоты. В конце этого процесса установится режнм автоподстройки фазы, поскольку частоты будут равны. Затем петля ФАП с большой точностью уравняет фазы сигнала и выходного напряжения ГУН. Полезными выходными сигналами петли ФАП могут быть как напряжение с выхода ФНЧ (выход повторителя, вывод 10), так и выходиая частота $f_{\Gamma YH}$ (вывод 4). Напряжение $U_{\Phi HY}$ используется при демодулировании входного ЧМ-сигнала (получается ЧМ-детектор), а часто-

та f гун — результат работы синтезатора частоты.

Для синтеза частот, кратных входной частоте сигнала U_c , выход ГУН (вывод 4) присоединяется ко входам ФК (вывод 3) через внешний цифровой делитель частоты в N раз. Тогда выходная частота ГУН будет в N раз выше, чем основная. Для схем синтеза частот необходимы счетчики с предварительной записью, а также реверсивные и программируемые; можно использовать счетчики K176HE4, K561HE9 и K561HE10.

У схемы ГУН имеется вход разрешения Е. Напряжение имэкого уровня на этом входе разрешает работу схеме ГУН и истоковому повторителю. Если требуется уменьшить мощность потребления в режиме ожидания, на вход разрешения Е следует подать напряжение высокого уровня. Номиналы внешних элементов следует выбирать в пределах: R1, R2 \geqslant 10 кОм, R_H \ll 1 МОм, C1>100 пФ (при U_{и.п}=5 В) и C1>50 пФ (при U_{и.п}>10 В).

Центральную частоту ГУН f_0 (свободная частота ФАП, работающей с компаратором ФК1) можно выбрать по рис. 2.74, α . Выбранную частоту f_0 следует сместить (сдвинуть) на величину $\Delta f_{\text{сдв}}$, если вывод 12 микросхемы и нулевой провод соединить через резистор R2. Значение частоты сдвига $\Delta f_{\text{сдв}}$ можно определить по рис. 2.84, δ . Необходимо учесть, что от экземпляра к экземпляру микросхем выбранные значения f_0 и $\Delta f_{\text{сдв}}$ могут меняться даже на 20 %.

На рис. 2:74, e показана завнеимость максимальной f_{max} и минимальной f_{min} частот от отнешения номиналов R2/R1. Здесь f_{max} определяется, когда $U_{\text{вхГУН}} = U_{\text{и.п.}}$ а f_{min} если $U_{\text{вхГУН}} = 0$. Значение частоты f_{max} составляет 1,5 МГц ($U_{\text{и.п}} = 15$ В); при $U_{\text{и.п}} = 5$ В $f_{\text{max}} = -0.5$ МГц.

Фазовые компараторы ФК1 и ФК2 имеют общие входы (вывод 3, см. рис. 2.73, б). На внешний вывод 3 следует подавать сигнал только логики КМОП (уровень логического нуля ниже 0,3 $U_{u,n}$, логической




Рис. 2.74. Частотные характеристики ФАП:

a — зависимость центральной частоты f_0 от Ri и Cl; δ — то же для частоты сдвига $\Delta f_{CAB};$ a — зависимость пределов частот от отношения R2/Ri

единицы — выше 0,7 $U_{M,\Pi}$). Сигналы с меньшей амплитудой можно подавать через емкость и дополнительный усилительный каскад. $\Phi K1$ — простой каскад исключающее ИЛИ. Для хорошей его работы и увеличения диапазона захвата $\Phi A\Pi$ требуется строго симметричный входной меандр U_c . Схема $\Phi K1$ такова, что без входного сигнала (или помехи) на ее выходе имеется потенциал $U_{M,\Pi}/2$, под действием которого ГУН должен генерировать на центральной частоте диапазона f_0 . С этим компаратором $\Phi K1$ полоса захвата петли $\Phi A\Pi$ остается в заданных пределах при сильных помехах. $\Phi K1$ лучше обеспечивает слежение $\Phi A\Pi$ на

частотах, близких к гармоникам центральной частоты ГУН f_0 . Особенность применения Φ K1 в том, что фазовый угол между сигналом и выходом компаратора $U_{\text{вых}\Phi\text{K}}$ меняется от 0 до 180° (см. рис. 2.75, a). На центральной частоте ГУН этот угол равен 90° (четверть периода). На рис. 2.75, δ показан пример диаграммы работы узлов Φ AП, когда между напряжением сигнала U_c и напряжением ГУН $U_{\Gamma \text{YH}}$ существует равенство частот f_0 и угол сдвига соответствует $\frac{1}{4}$ пернода. В такой момент выходное напряжение Φ K1 представляет собой мезидр с удвоенной частотой ГУН (третья линия на диаграмме). Постоянная составляющая такого мезидра $U_{\text{м.п.}}/2$, однако даже после хорошего Φ HЧ выходное напряжение $U_{\text{вых}\Phi\text{HЧ}}$ имеет некоторую составляющую второй гармоники частоты ГУН (четвертый график диаграммы). Эта помеха в петле Φ AП наиболее трудно устранимая. Полоса захвата Φ AП с использованием Φ K1 определяется полосой Φ HЧ.




Рис. 2.75. Характеристика фазового компаратора Φ K1 (a) и диаграммы сигналов в схеме Φ AП на центральной частоте f_0 (б)

Схема ФК2 представляет собой четырехтриггерное ЗУ с логикой управления. Чтобы ФК2 и ФК1 работали на общий выход, схема ФК2 имеет третье состояние Z. ФК2 запускается положительными перепадами входных импульсов, поэтому скважность приходящих прямоугольных импульсов сигнала Uc не имеет значения. На рис. 2.76 показано пять осциллограмм для петли ФАП, работающей с ФК2.

Если частота входиого сигнала больше (или меньше), чем частота ГУН, выходной каскад Φ K2 находится в разомкнутом Z-состоянии. Когда частоты равны, но сигнал отстает по фазе от напряжения ГУН, выходное напряжение Φ K2 будет находиться на низком уровне. Если отстает по фазе напряжение ГУН от напряжения сигнала U_c , на выходе Φ K2 появится напряжение высокого уровня. Высокий (или низкий) уровень на выходе Φ K2 будет удерживаться до тех пор, пока существует разность фаз. На выходе Φ HЧ (коиденсатор C2 на рис. 2.73, а) напряжение U_{c2} скачком изменяться не может, поэтому уравнивание фазы $U_{\text{выхгун}}$ с фазой сигнала U_c потребует некоторого времени.

После уравнивания фаз оба р- и п-канальные выходные транзисторы ФК2 размыкаются, выход переходит в Z-состояние, следовательно, на конденсаторе C2 будет храниться потенциал, соответствующий ра-

венству фаз. Соответственно управляющему напряжению U_{c2} будет зафиксирована частота ГУН. ФК2 имеет специальный выход фазовых имприсов ФИ. По уровню напряжения $U_{\phi \kappa}$ можно видеть, находится ли ФАП в режиме слежения (высокий уровень) или подстройки (низкий уровень).

Таким образом, при работе Φ K2 разность фаз между U_c и U_{PYH} режиме слежения петли равна нулю. В эти моменты Φ K2 потребляет минимум тока, поскольку его выходной каскад разомкнут. Полосы слежения и захвата Φ AП с Φ K2 одинаковы и не определяются свойствами

ФНЧ.




Рис. 2.76. Диаграммы сигналов в петле ФАП

Если сигнала U_c нет, ГУН настраивается на самую низкую частоту своего диапазона под воздействием минимального напряжения $U_{\text{вых}\Phi K}$.

На диаграмме (рис. 2.76) отмечены три периода. Считаем, что частоты U_c и $U_{\Gamma YH}$ равны. На этапе I фаза U_c опережает фазу $U_{\Gamma YH}$. После переходного процесса подстройки (ему по времени соответствует отридательный импульс $U_{\phi u}$), фазы уравниваются, так как иапряжение U_{c2} повышается. Это напряжение сохраняется на протяжении этапа II, когда удерживается равенство фаз.

На этапе III соотношение входных фаз сигнальной U_c и опорной $U_{\Gamma VH}$ последовательностей импульсов обратное, поэтому для уравнива-

ния их напряжение Uc2 должно несколько уменьшиться.

Особенности применения в петле ФАП фазовых компараторов ФК1 и ФК2 указаны в табл. 2.37. Рисунок 2.77 поясняет соответствующие графы табл. 2.37.

Микросхема CD4047 очень широко применяется в аппаратуре. Она содержит экономичный мультивибратор-автогенератор, который снабжен развитой логикой управления. Структурная схема этого мультивибрато-

Таблица 2.37. Особенности применения фазовых компараторов ФК1 и ФК2 микросхемы К564ГГ1

Характеристики петли ФАП	Фазовый компара- тор	Особенности применения ФК1 и ФК2
Выбор частоты ГУН и полосы захвата $2f_3$ Частоты ГУН без сигнала U_c Диапазон $2f_3$ Диапазон слежения $2f_{cn}$ Фазовый угол между U_c и $U_{\Gamma V H}$	ФК1, ФК2 ФК1 ФК2 ФК1, ФК2 ФК2 ФК1	Полоса захвата $2f_3$ выбнрается без сдвига (рис. 2.77, a) или со сдвигом (рис. 2.77, b) $f_{\Gamma VH} \rightarrow f_0$ $f_{\Gamma VH} \rightarrow f_{min}$ $2f_3 = f_{max} - f_{min}$ $f_{c.\pi} = f_s$ При $f_0 = f_{\Gamma VH} \Delta \phi = 90^\circ$ при $f_{min} = f_{\Gamma VH} \Delta \phi = 0^\circ$ при $f_{max} = f_{\Gamma VH} \Delta \phi = 180^\circ$
Слежение на гармонике f_0 Степень подавлення входных помех	ФК2 ФК1 ФК2 ФК1 ФК2	В полосе 2 f ₃ Δφ = 0°. Обеспечивает Нет Большая Малая

ра показана на рис. 2,78, a. Мультивибратор имеет входы запуска +TRG и -TRG, входы включения автогенерации $A\Gamma$ и $\overline{A\Gamma}$, а также вход перезапуска RT (retriggering). Выход генератора (вывод 13) спабжен буферным усилителем. Имеется внутренний делитель частоты на 2. От этого делителя есть выходы Q и \overline{Q} . Внешний сброс подается на вывод Q




Рис. 2.77. Графики к табл. 2.37:

а— установка центральной частоты f_0 без сдвига; б — то же с частотой сдвига f СДВ; $^\theta$ — $^\sigma$ — фильтрующие звенья

(вход R). Для данного мультивибратора требуется два времязадающих элемента C_{τ} и R_{τ} (выводы 3, 1 и 2). Принципиальная схема CD4047

показана на рис. 2.78, б.

Автогенерация мультивибратору разрешается, если на вход автогенерации (АГ) подано напряжение высокого уровня. Если на вход АГ подавать последовательность прямоугольных импульсов (или на вход $\overline{\text{АГ}}$ — инверсную последовательность), получим прерывистую автогенерацию. Генерируемая последовательность, наблюдаемая на выводе 13, может не иметь скважность 1/2. Точный меандр получается на выходах после делителя Q и $\overline{\text{Q}}$ (частота снижена в 2 раза).




Рис. 2.78. Структура (a), схема (б) и цоколевка (в) ждущего мультивибратора CD 4047

На рис. 2.79, а показаны эпюры сигналов на выводах 13 (U₁₃) и 10 (U₁₀). Здесь t_a =4,4 R_τ C_τ (максимальное значение для ряда экземпляров микросхем может быть t_{Amax} =4,62 R_τ C_τ , что определяется разбросом пороговых напряжений траизисторов КМОП). Если время t_A =10 мс зафиксировано при напряжении питаиия $U_{u,\pi}$ =10 B, то при крайних напряжениях питания 3 B и 15 B оно может уменьшиться примерно на 2 %. На высоких частотах автогеперацин (более 0,5 МГц) час-

тота может измениться иа 8 % и более. На высоких частотах при минимальной температуре —55 °C перпод t_A уменьшается на 11 %, при крайней положительной 125 °C — увеличивается на 12 %. На частоте 2 к Γ ц изменения периода t_A не выходят за пределы ± 2 %.

В ждущем режиме при запуске положительным перепадом подаем запускающий импульс на вход +TRG. На вход —TRG подается напряжение низкого уровня. Для запуска отрицательным перепадом импульсы подаем на вход —TRG, а на вход +TRG подключаем напряжение высокого уровня.




Рис. 2.79. Диаграммы сигналов на выводах микросхемы CD 4047: a — сигналы автогенерации; δ — сигналы ждущего режима

Входные импульсы могут быть любой длительности (относительно выходного). Мультивибратор можно перезапустить только активным перепадом, если полный импульс подать на входы + TRG и RT. При перезапуске выходной уровень останется высоким в том случае, когда период входного импульса короче, чем период, определяемый элемеитами R_{τ} и C_{τ} .

Импульс мультивибратора можно удлинить по времени в n раз, если подать сигнал Q на внешний счетчик-делитель (:n), который будет сбрасываться импульсом TRG. Выходной импульс счетчика подается на вход $\overline{A\Gamma}$. Длительность этого импульса увеличивается в n раз. Выходной импульс Q мультивибратора можно «укоротить», подав высокий уровень на вывод 9 внешнего сброса. Эпюры напряжений для ждущего режима показаны на рис. 2.79, 6. Здесь U_8 — импульс запуска иа входе +TRG (вывод 8). Длительность импульса t_{π} на выходе 10 (τ . e. Q): $t_{\pi}=2,48$ $R_{\tau}C_{\tau}$, причем для некоторых микросхем может наблюдаться максимальное отклонение $t_{\pi max}=2,71R_{\tau}C_{\tau}$, определяющееся разбросом пороговых напряжений. В режиме автогеперации первый импульс — положительный полупериод — имеет длительность t_{π} (a не $t_{\Lambda}/2$).

Перезапуск используется для затягивания выходного импульса. На рис. 2.80, a показан обычный запуск в ждущем режиме. Если дается два входных импульса (выводы 8 и 12 соединяют), время импульса U_{10} с перезапуском (рис. 2.80, δ):

$$t_{RT} = 2(t_1 + t_2). (2.13)$$

Если вапускающие импульсы $U_{8,12}$ образуют последовательность, время $t_{\rm RT}$ будет равно продолжительности этой последовательности плюс время задержки за последним импульсом (рис. 2.80, θ). На рис.




Рис. 2.80. Работа мультивибратора с перезапуском:

a — обычный ждущий режни; b — два импульса запуска; b — перезапуск последовательностью импульсов; b — схема со счетчиком для затягивания выходного импульса

 $2.80, \varepsilon$ показана схема затягивания выходного импульса с помощью внешнего счетчика. Длительность импульса может управляться двоичным кодом, если счетчик имеет переменный коэффициент деления. Другое преимущество схемы (рис. $2.80, \varepsilon$) в том, что можно применить высокостабильный конденсатор C_{τ} малой емкости. Время выходного импульса

$$t_{BMX} = (n-1) t_A + t_K + t_A / 2,$$
 (2.14)

где n — коэффициент деления счетчика.

Для всех схем включения мультивибратора CD4047 следует применять неполярные конденсаторы с малыми токами утечки. Для автогенераторов выбирается $C_\tau > 100$ пФ, для ждущих генераторов — $C_\tau > 1000$ пФ. Сопротивления резисторов выбираются в пределах $10~\rm kOm < R_\tau < 1~\rm MOm$. Длительность импульса запуска для любого входа не должна быть меньше $600~\rm hc$ ($U_{\rm u,u} = 10~\rm B$). Для $U_{\rm u,u} = 5~\rm B$ — эту длительность следует увеличить до $1300~\rm hc$. Длительность фронтов этих импульсов должна быть менсе $5~\rm kc$ ($10~\rm kc$ для $U_{\rm u,u} = 5~\rm B$). Время $t_{\rm a,u}$ от входов $\pm TRG$ до выходов Q и \overline{Q} — $800~\rm hc$ ($1600~\rm hc$ при $U_{\rm u,u} = 5~\rm B$). Фронты импульсов на выходах Q л $\overline{Q}~\rm he$ хуже $100~\rm hc$ ($150~\rm hc$ при $U_{\rm u,u} = 5~\rm B$).

Микросхема K564AГ1 содержит два ждущих мультивибратора (ЖМВБР) с входами перезапуском и предварительной установки (сбреса). Автогенератор строится из двух ЖМВБР по кольцевой схеме. Принципиальная схема одного мультивибратора приведена на рис. 2.81, а.

Взанмосвязь двух мультивибраторов в микросхеме $K564A\Gamma1$ и подключение времязадающих элементов показаны на рис. $2.81, \delta.$

Каждый мультивибратор имеет два выхода Q и Q. Мультивибратор можно запускать любым перепадом положительного импульса. Вход +TR принимает нарастающий перепад его, а вход — TR — спадающий. Ненспользуемые входы при этом следует присоединять: —TR к $U_{\rm н.п.}$, а





Рис. 2.81. Двухканальный мультивибратор К564АГІ:

a — схема одного мультивибратора; b — включение двух мультивибраторов; b — цоколевка

+TR — к земле. Вход сброса R используется для укорачивания выходного импульса либо для предотвращения появления выходного импульса, когда включается напряжение питания. Если вход R не нужен, его присоединяют к U_{и.п.}, однако у неиспользуемого мультнвибратора вывод

следует заземлить.

Для предотвращения перезапуска (если для запуска нспользуется нарастающий фронт) вывод \overline{Q} надо присоединить ко входу —TR. Соответственно Q следует соединить c +TR, если запускающий фронт— отрицательный. Период импульса можно подсчитать приближенно: $t_{\rm w}=-(^1/_2)R_{\rm t}C_{\rm t}$ для $C_{\rm t}>0.01$ мкФ. Более точно (но без учета разброса параметров экземцляров, вариаций, температуры и напряжения значения $R_{\rm t}$ и $C_{\rm t}$ можно определить по диаграмме (рис. 2.82, a).






Рис. 2.82. Диаграмма для определения номиналов R $_{\tau}$ и C $_{\tau}(a)$, процесс перезапуска схемы K564 Γ 1 (б)

Согласно данным табл. 2.38 для первого или второго мультивибраторов (МВБР1 и МВБР2) можно составить схемы применения с простым запуском и с перезапуском как положительным, так и отрицательным перепадами.

Если выбрана схема мультивибратора с однократным запуском, время $t_{\rm ж}$ отсчитывается от первого входного импульса $U_{\rm sn}$ (напряжение $U_{\rm вых}$ на рис. 2.82, б). Пернод $t_{\rm ж}$ для перезапускаемого мультивибратора отсчитывается от последнего входного импульса (см. график $U_{\rm вых.п}$ на рис. 2.82, б).

Таблица 2.38. Режимы мультивибраторов микросхемы К564АГ1

Запускающий перепад	Функция схемы	U _{n.n} n	яжение одается ыводы	Заземл яются выводы		
	: 	МВБРІ	МВБР2	МВБРІ	МВБР2	
Положительный	С перезапуском Без перезапуска	3,5	11,13 13			
Отрицательный	С перезапуском Без перезапуска	3	13 13	4	12	
	Неиспользуемая часть	5	11	3,4	12,13	

Запускающий перепад	Функция схемы	подается	ымпульс на вы- ды	Дополнительные перемычки		
		МВБР1	мвбР2	МВБРІ	мвБР2	
Положительный Отрицательный —	С перезапуском Без перезапуска С перезапуском Без перезапуска Неиспользуемая часть	4 4 5 5	12 12 11 11	5—7 4—6	11—9 12—10	




Рис. 2.83. Применение мультивибраторов микросхемы K564A Γ 1: a — схема генерации задержанного импульса; δ — схема кольцевого автогенератора

На рис. 2.83 показаны две схемы применения К564АГ1 (СD4098В). Устройство (рис. 2.83, a) — генератор задержанного импульса. На рис. 2.83, δ показан кольцевой автогенератор. В обенх схемах длительность периодов Т1 и Т2 устанавливается независимо элементами $C_{\tau 1}$, $R_{\tau 1}$ и $C_{\tau 2}$, $R_{\tau 2}$.

3. ЦИФРОВЫЕ МИКРОСХЕМЫ ЭСЛ

3.1. СХЕМОТЕХНИКА ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ

Цифровые микросхемы эмиттерно-связанной логики (ЭСЛ) имеют наибольшее быстродействие, достигшее в настоящее время субнаносекундиого диапазона. Особенность ЭСЛ в том, что схема логического элемента строится на основе интегрального дифференциального уснлителя (ДУ), траизисторы которого могут переключать ток и при этом никогда не попадают в режим насыщения.

На рис. 3.1, а показана основа логического элемента DD1—переключатель тока I_0 . Если входным сигналом ΔU_{nx} открыть транзистор VT1, через него потечет весь ток I_0 , вытекающий из общей точки связанных эмиттеров Э. На коллекторе транзистора VT1 окажется напряжение низкого уровня. В этот момент транзистор VT2 тока не имеет, он вынужденно находится в состоянии отсечки. На его коллекторе присутствует напряжение высокого уровня.

Наличие генератора стабильного тока (ГСТ) принципиально: с его

помощью строго фиксируются выходные логические уровни.

В отличие от аналоговых применений диффереяциального усилителя, когда стремятся использовать разность напряжений $\Delta U_{\rm Bыx}$ между коллекторами, цифровая микросхема, переключающая ток I_0 , снабжа-




Рис. 3.1. Исходные схемы для элемента ЭСЛ:

a — дифференциальный каскад — переключатель тока; δ — переключатель тока ${\bf c}$ опорным входом; s — то же ${\bf c}$ выходными эмиттерными повторителями; s — двух-входовый элемент

ется двумя инверсными выходами логических уровней Q и $\overline{\mathrm{Q}}$, где выделяются напряжении высокого U и низкого U уровней.

На рис. 3.1, δ показан простейший одновходовой элемент ЭСЛ. Новым в развитин элемента DD1 (рис. 3.1, a) здесь является источник опорного напряжения $U_{\rm or.}$ Это напряжение фиксирует порог срабатывания переключателя тока. Тем самым дифференциальный усилитель превращается в логический элемент. У него теперь два состояния выходов, которые переключаются лишь при условиях: $U_{\rm Bx} > U_{\rm or}$ или $U_{\rm bx} < U_{\rm or}$. Однако при проектировании ЭСЛ ставилась задача: получить сверхскоростную логику. В схеме (рис. 3.1, δ) этого достичь нельзя, так как выходное сопротивление выходов Q и $\overline{\rm Q}$ велико, оно приближается к номиналу $R_{\rm K}$. Для снижения выходного сопротивления к коллекторным выходам подключаются эмиттериые повторители-транзисторы VT3 и VT4, работающие в линейном режиме (рис. 3.1, δ). Теперь выходное сопротивление эмиттерного выхода принципиально уменьшается:

$$R_{\text{Bbix}Q,\overline{Q}}^{\text{sn}} = R_{\text{R}}/(B+1), \tag{3.1}$$

где (B+1) — коэффициент усиления транзистора — эмиттерного повторителя по току. Эмиттерные выходы чаще делаются «открытыми», чтобы можно было их соединять в элементы «монтажное ИЛИ». Кроме того, внутренние нагрузочные резисторы рассеивают большую мощиость, чем сильно ухудшают тепловой баланс корпуса ЭСЛ. Во многих случаях не обязательно отбирать от повторителей VT3—VT4 максимальный ток. Сопротивление внешнего нагрузочного резистора $R_{\rm off}$ можно выбрать самостоятельно в широких пределах, например от 300 Ом до 30 кОм.

На рис. 3.1, z показан следующий шаг развития схемотехники ЭСЛ: для получения нескольких логических входов следует использовать один пороговый транзистор (в схеме он составной: VT3—VT2) и несколько параллельно соединенных входных транзисторов. В данном случае логическую функцию входов A и В реализуют транзисторы VT4 и VT1. В современных ЭСЛ логические входы снабжаются внутренними резисторами утечки $R_{\rm вx} \approx 50$ кОм. Такой резистор, во-первых, позволяет оставлять неиспользуемые логические входы свободными, неприсоедииениыми; во-вторых, эти резисторы служат предыдущим элементам ЭСЛ нагрузками для их выходных эмиттерных повторителей. В правой части схемы (рис. 3.1, z) показан простейший источник порогового напряжения $U_{\rm on}$ (резисторы R1, R2 и диоды VD1, VD2), который вырабатывает опорное напряжение 4,6 В. Он снабжен эмиттерным повторителем VT3 для увеличения нагрузочной способности.

Отметим дальнейшую принципиальную особенность микросхем ЭСЛ: они питаются отрицательным напряжением — $U_{\text{и.п.Э}}$ (т. е. напряжение подается от эмиттеров), причем коллекторные цепи заземляются. Этим способом повышается помехоустойчивость ЭСЛ. Ток потребления $I_{\text{пот}}$ вытекает из микросхемы в источник.

На рис. 3.2, a показана передача сигнала U_c от эмиттерного повторителя VT3 из элемента-источника DD1 (ЛЭИ) на базовый вход транзистора VT1 в логическом элементе-приемнике DD2 (ЛЭП). Видно, что большой ток потребления I_{not} , протекающий по относительно тонкому проводнику коллекторного питания $U_{n,nK}$, имеющему определенное погонное сопротивление R_n , даст напряжение помехн ΔU_n , которое в сумме с сигналом U_c поступит на вход A2 элемента DD2.

Из этого обстоятельства следует два вывода: во-первых, коллектор-

иая шина питания делается большого сечения и заземляется (дается нуль потенциала, см. рис. 3.2, δ); во-вторых, разъединяются коллекторные цепи переключателя тока и эмиттерных повторителей (рис. 3.2, δ). Корпус ЭСЛ имеет, таким образом, два вывода коллекторного питания $U_{\text{и.пK1}}$ и $U_{\text{и.nK2}}$ и один вывод эмиттерного — $U_{\text{и.пЭ}}$ — -5,2 В.




Рис. 3.2. Способы подачи питания на ЭСЛ:

a-c заземленными эмиттерами; b-c нулевой коллекторной шиной; b-c разедельными коллекторными выводами

К помехам, возникающим в шине эмиттериого питания — $U_{u, \Pi \ni}$, переключатель тока — дифференциальный усилитель — менее чувствителен, так как в эмиттерной цепи присутствует генератор стабильного тока, который фиксирует ток I_0 , не позволяет ему изменяться, если меняется напряжение источника эмиттерного питания — $U_{u, \Pi \ni}$ (что равноценно помехе).

Чем выще качество схемы ГСТ, тем значительнее ДУ ослабляет эмиттерный синфазный сигнал помехи. Желательно, чтобы ток ГСТ не зависел как от пульсаций по шине — $U_{\text{в. n. p.}}$ так и от изменений температуры.

Учитывая вышеизложенную последовательность схемотехнического развития, нетрудно проанализировать полную схему элемента ЭСЛ серии К500 (рис. 3.3. а). На рис. 3.3. б показано включение этого элемента.




Рис. 3.3. Логический элемент ЭСЛ серии Қ500:

a — принципиальная схема; b — включение; b — схема для снятия переключательных характеристик; b — переключательные характеристики для выходов b и d0; d0 — временная диаграмма

причем внешние резисторы нагрузки R_n следует присоедииять, если данный элемент работает как оконечный. Таким образом, все логические уровни ЭСЛ имеют место в отрицательной области потенциалов («под землей»). Такие логические уровни непосредственно не совместимы со схемами ТТЛ и КМОП, что считается большим недостатком ЭСЛ. Оба коллекторных вывода $U_{u.nK1}$ и $U_{u.nK2}$ присоединяются к нулевой шине (или поверхности) печатной платы.

На рис. 3.3, в показана схема, позволяющая снять зависимости выходных напряжений U_Q и $U_{\overline{Q}}$ от изменения входного напряжения $U_{\rm BX}$, которое будем изменять с помощью потенциометра R1. Полученная зависимость представлена на рис. 3.3, г. Видно, что амплитуда выходных импульсов микросхем ЭСЛ (см. также осциллограмму, рис. 3.3, д) примерно равна 0,9 В. Выходные импульсы симметричны относительно потенциала —1,2 В. Каждый логический элемент из микросхемы серии K500 потребляет статическую мощность $P_{\rm nor} = 25$ мВт, имеет время задержки распространения $t_{\rm 3d, p, cp} = 2$ нс, что дает в итоге энергию, потребляемую на переключение $\Theta_{\rm nor} = 50$ пДж.




Рис. 3.4. Поперечные сечения интегральных транзисторов: a — для микросхем серии MECL10k; δ — для микросхем серии MECL10k

Согласно данным рис. 1.2 и 1.9 микросхемы ТТЛ серии КР1531 имеют такое же время $t_{_{^{3}\text{Д,p,cp}}}=2$ нс, но потребляют на один элемент всего 4 мВт (Э $_{\text{пот}}=8$ пДж). Конкуренция со стороны ТТЛШ (AS, FAST и ALS) заставила в очередной раз модернизировать массовые серии ЭСЛ. Как и в случае ТТЛШ, потребовался новый технологический процесс.

На рис. 3.4, a показано поперечное сечение биполярного транзистора с p-n-изоляцией, на котором строились в 70-х годах как аналоговые микросхемы, так и цифровые ЭСЛ. Такие транзисторы имели частоту единичного усиления $f_\tau = 1,5$ ГГц и обеспечивали для ЭСЛ время задержки $t_{\text{эд,p}} = 2$ нс. Плотность упаковки получалась: 10 элементов на кв. мм. Следует отметить, что первые серии ЭСЛ появились еще в середине 60-х годов. В связи с чрезмерной удельной рассеиваемой мощностью этих наносекундных микросхем, многие их варианты тогда имели массивную гибридную конструкцию.

В последующее двадцатилетие широкое распространение как прототипы получили последовательно сменявшие друг друга серии полупро-

водниковых ЭСЛ фирмы Motorola (например, MECL 100, MECL 1000, MECL 1000). В ходе развития не только улучшались параметры $t_{3d,p,cp}$, P_{nor} и Эпот, но и совершенствовалась схемотехника как собственно элемента, так и функциональных узлов, входящих в серии. Логический элемент серии MECL 10000 (иногда ее обозначают

MECL 10K) соответствует схеме рис. 3.3, а.

Серия МЕСЬ 100000 (или, кратко: МЕСЬ 100К) превосходит по быстродействию микросхемы перспективных серий ТТЛШ. На рис. 3.4, 6 показан эскиз сечения биполярного транзистора, разработанного для этих субнаносекуидных микросхем ЭСЛ. Здесь р-п-изоляция заменена диэлектрической SiO₂, поэтому транзисторы имеют $f_{\rm T} \approx 4,5$ ГГц, что обеспечивает время $t_{\rm 3d,p,cp} = 0.75$ нс. За счет существенно меньшей площади интегрального транзистора плотность упаковки повышается до 20 элементов на квадратный миллиметр поверхности, хотя число траизисторов в элементе ЭСЛ стало почти в два раза больше. На таких тран-

зисторах строятся БИС ЭСЛ и матрицы памяти.

Логнческий элемент серии MECL 100K имеет диодиую цепь термокомпенсации логических уровней, а также усовершенствованный источник опорных напряжений, делающий логические уровни иезависимыми от больших колебаний питающих напряжений, а также помех по цепи питания. На рис. 3.5, а показана функциональная схема элемента серии МЕСЬ 100К, которая содержит три части: переключатель тока ПТ и эмиттерный повторитель ЭП, а также источник опорного напряжения ИОН. Полная принципиальная схема этого элемента приведена на рис. 3.5, б. Эмиттерный повторитель VT4 можно нагрузить на резистор сопротивлением 50 Ом, подключив его вывод к потенциалу—2 В. Предельный ток нагрузки ЭП может достигать 55 мА. Отметим, что все измерения для ЭСЛ следует проводить при установившемся температурном режиме, причем плату с микросхемами следует обдувать (скорость потока 2,5 м/с). Номинальное напряжение питания для серии МЕСЬ 100К несколько уменьшено ($-U_{\mu,n,2} = -4.5$ В), однако логические уровни непосредственно совместимы с предыдущей логикой (см. рис. 3.5, в). Благодаря ИОН логические уровни не изменяются, если напряжение питания будет находиться в пределах —4,2 В ≪ — U_{и пЭ} ≪ —5,7 В. Статическая потребляемая мощность для субнаносекундного элемента Рпот == =40 мВт, при этом на переключение потребляется энергия $\Theta_{\text{пот}} = 0.75 \times$ ×40=30 пДж. Аналогичные параметры имеют отечественные микросхемы ЭСЛ серии К1500.

На рис. 3.6 показана диаграмма пределов переключательных характеристик ЭСЛ серий К500 и К1500. В табл. 3.1 даны цифровые значения соответствующих координат входных и выходных напряжений. На диаграмме, построенной для каждой серии, типовые характеристики расположены внутри заштрихованного контура. Следует учесть, что данные столбца для микросхем серии К1500 не зависят от температуры и питающих напряжений. Для микросхем серии К500 приведены значенпя при 25°С. При температуре —30°С все напряжения возрастают на 5... ...10%, а при температуре +85°С снижаются на такую же величицу.

Скорость переключения микросхем ЭСЛ удобно проверять при двуполярном напряжении питания (аналогично схеме включения операционного усилителя). При таком включении элемента ЭСЛ (см. рис. 3.7, а) источник входных импульсов можно заземлить (сравните также выбранные напряжения питания 2 и —3,2 В с потенциалами, указанными на рис. 3.1, г). На рис. 3.7, б обозначены уровни входного и выходных импульсов, по которым следует отсчитывать я́ремя задержки распростра-




Рис. 3.5. Схемотехника субнаносекундной ЭСЛ:

a — структуриая схема логического элемента; δ — схема переключателя тока ПТ, эмиттерного повторителя ЭП и источника опориого напряжения ИОН; s — переключательные характеристник по выходам Q и $\overline{\mathrm{Q}}$

нения при включении и отключении элемента, если входной импульс имеет заданную длительность фронта $t^{0,1}$ и среза $t^{1,0}$. При замерах необходимо использовать кабели и нагрузки с сопротивлением 50 Ом. Несогласованные проводники не должны быть длиннее, чем 2 мм. К выходу схемы (рис. 3.7,a) требуется подключать вход согласованной линии передачи.

При эксплуатации микросхем ЭСЛ необходимо учитывать дополнительно три временных параметра: t_s — время «выдержки», t_h — время

хранения и t_r — время сброса.

На рис. 3.8, a штриховыми линиями показано, что, если на входе D данные появятся позже, чем истечет время t_s , а затем поступнт импульс разрешения E, либо тактовый сигнал C, на выходе появится ошибочное напряжение низкого уровня.




Рис. 3.6. Диаграмма пределов переключательных характеристик элементов серии К1500

Аналогично (см. рис. $3.8, \delta$) информацию на входе D можно сменить после установления сигнала Е (или С) только по истечении времени хранения th. В противном случае (штриховые линии) на выходе будет отработан ложный нмпульс напряжения высокого уровня (а не статический низкий уровень)

На рис. 3.8, в показано, что в устройствах, имеющих вход сброса R, перед подачей управляющих

сигналов Е (или С) должен даваться защитный интервал времени іг. Здесь же показаны задержки импульсных перепадов на выходе,

Многовходовые логические элементы ЭСЛ могут реализовать либо функцию ИЛИ ($\overline{И}\overline{J}\overline{I}\overline{M}$), либо И (\overline{M}). На рис. 3.9, a показана схема управления переключателем тока ЭСЛ по двум входам A и B. На рис. $3.9.\,\delta$ показан положительный входной скачок $U_{\mathrm{sx}\;A.B}$, который можно подать на вход А или В, а также отклики на него по выходам Q и \overline{Q} , т. е. скачки потенциалов $U_{\overline{Q}}$ и $U_{\overline{\overline{Q}}}$. Высоким уровнем (В) здесь названо нулевое напряжение, низким (Н) — отрицательное выходное (0-

Таблица 3.1. Входиые и выходные уровии для элементов ЭСЛ

	Ce	рия
Обозначение уровня напряжения (см. рис. 3.6)	K500	K1500
Входной, высокий, максимальный $U_{Bx, max}^{1}$, мВ	810	880
Входиой, высокий, минимальный $U^1_{\mathtt{Bx,\;min}},$ мВ	1105	-1165
Входной, низкий, максимальный $\mathrm{U}_{\mathrm{Bx,\ max}}^{0}$, мВ	— 1475	-1475
Входной, низкий, минимальный $\mathrm{U}_{\mathtt{Bx,min}}^{0}$, мВ	1850	1810
Выходиой, высокий, максимальный $\mathrm{U}^1_{\mathtt{вых,\ max'}}$ мВ	810	880
Выходной, высокий, минимальный $U^1_{\text{вых, min}}$, мВ	960	-1025
Выходной, высокий, пороговый $U^1_{\text{вых, пор}}$, мВ	 980	1035
Выходной, низкий, пороговый $U^0_{\mathtt{вых,\ пор}}$ мВ	1630	1610
Выходной, низкий, максимальный $U^0_{ exttt{Bbix}, ext{ max}}$, мВ	1650	1620
Выходной, низкий, минимальный $U^0_{ m Bых,\ min}$, мВ	1850	1810




Рис. 3.7. Схема для измерения (α) параметров выходных импульсов (δ)

 I_0R_κ). Последовательно переключая напряжения уровней H и B на вхо-дах A и B с помощью переключателей S1 и S2, можем составить таблицу выходных потенциалов (см. табл. 3.2).

. Если назвать напряжение иизкого уро́вня Н логическим 0, а высокого В — логической 1, получим таблицу состояний ИЛИ (сравните данные табл. 3.3 и рис. 1.15, в). Назвав напряжение низкого уровня Н логической 1, получим таблицу состояний И (вторая часть табл. 3.3).

Таблица 3.2. Электрические уровни на входах и выходах схемы (рис. 3.9, a)

Bx	од	Выход					
A	В	\mathtt{U}_{Q}	$U_{\overline{Q}}$ $U_{\overline{\overline{Q}}}$				
H H B	H B H B	-I ₀ R _K 0 0 0	H B B	0 I ₀ R _K I ₀ R _K I ₀ R _K	B H H H		

Таблица 3.3. Логические функции двухвходового элемента ЭСЛ (рис. 3.9, a)

_	В:	код	Выход		
Логика	A	В	Q	Q	
Напряжение высокого уровня— единица, логика ИЛИ	0 . 0 1	0 1 0 1	0 1 1 1	1 0 0 0	
Напряжение низ- кого уровня— еди- ница, логика И	1 1 0 0	1 0 1 0	1 0 0 0	0 1 1 1	

Таким образом, один и тот же элемент ЭСЛ может работать как ИЛИ (на втором выходе — $\overline{UЛИ}$), лнбо как элемент И (\overline{U}) . Наличие выходов Q и \overline{Q} упрощает реализацию аппаратурных задач и исключает излишние задержки сигналов в дополнительных инверторах.




Рис. 3.8. Особые временные параметры ЭСЛ: a — время выдержки $t_{\rm s}$; b — время хранения $t_{\rm h}$; b — время сброса $t_{\rm r}$




Рис. 3.9. Схема управления элементом ЭСЛ (а) и амплитуды сигналов (б) в этой схеме

3.2. ҚОМБИНАТОРНЫЕ МИҚРОСХЕМЫ СЕРИИ Қ500

На рис. 3.10 показаны условные обозначения микросхем ЭСЛ ИЛИ/ИЛИ серии K500. Схема присоединения источников питания к кор-

пусам этих микросхем дана на рис. 3.10, а.

Микросхема K500ЛМ101 (рис. 3.10, б) содержит четыре двухвходовых элемента ИЛИ, каждый из которых имеет один открытый вход. Вторые входы ключей объединены (вывод 12 корпуса). Сюда можно подавать сигнал разрешения входам ЕІ.

Микросхема К500ЛМ102 (рис. 3.10, в) аналогична предыдущей, но

все восемь входов свободны.

Микросхемы Қ500ЛМ105 (рис. $3.10, \varepsilon$) и Қ500ЛМ109 (рис. $3.10, \partial$) выполняют функцию ИЛИ/ИЛИ, но различаются по числу входов.

Микросхема К500ЛЕ106 (рис. 3.10, е) имеет только инверсные вы-

ходы, поэтому ее три элемента реализуют функцию ИЛИ.

Микросхема K500ЛE123 — это тройной элемент ИЛИ, который имеет аналогичную цоколевку и функциональную схему, но отличается мощными магистральными выходными каскадами.

На рис. 3.10, ж—з показаны микросхемы, каждая из которых может передавать логические сигналы на шесть линий, поскольку в них

содержатся по два элемента с тремя выходами.

Микросхема K500ЛЕ111 (рис. 3.10, ж) имеет инверсные выходы. Микросхема K500ЛЛ110 (рис. 3.10, з) позволяет транслировать по линиям передачи неинвертированные сигналы. Тройные выходы каждого из элементов позволяет распределять тактовые импульсы с их наименьшим расхождением по времени.

Кроме того, многоканальные выходы пригодны для включения по схеме «монтажное ИЛИ», что позволяет экономить корпуса микросхем при проектировании цифровых устройств. Микросхемы (рис. 3.10, ж—з) имеют три вывода коллекторного питания, каждый из которых можно

использовать независимо.

Микросхема Қ500ЛП107 (рис. 3.11) содержит три двухвходовых ключа, выполняющих функцию исключающее ИЛИ. Если применить положительную логику, то на выходах Q и \overline{Q} (см. рис. 3.11, a) реализуются логические уравнения:

$$Q = (\overline{AB}) + (\overline{AB}), \quad \overline{Q} = (\overline{A}\overline{B}) + (\overline{AB}). \tag{3.2}$$

При отрицательной логике обозначение выходов Q и \overline{Q} меняется на противоположное (рис. 3.11, δ), хотя логические уравнения сохраняются.

На рис. 3.12 показаны микросхемы ИЛИ/И общего назначения, необходимые при проектировании сверхскоростных мультиплексорных схем распределения данных.

Микросхема К500ЛК117 (рис. 3.12, а) при положительной логике


выполняет логическое уравнение

$$Q_2 = (A_4 + A_5) (A_6 + A_7 + A_9) = \overline{Q}_3, \tag{3.3}$$

а при отрицательной

$$Q_2 = (A_4 A_5) + (A_6 A_7 A_9) = \overline{Q}_3. \tag{3.4}$$

На рис. 3.12, б показана развернутая функциональиая схема К500ЛК117, где обозначены элементы «монтажное И и ИЛИ», DD1.5—DD1.8, соответствующие данным уравнениям.



a — схемы подключения источников питания; δ — ЛМ101; ϵ — ЛМ102; ϵ — ЛМ105; δ — ЛМ109; ϵ — ЛЕ106, ЛЕ123; κ — ЛЕ111; ϵ — ЛЛ110

Рис. 3.11. Микросхемы исключающие ИЛИ серии K500:

a — обозначение выводов ЛП107 при положительной логике; δ — то же при отрицательной логике

Микросхема К500ЛС118 (рис. 3.12, в) не имеет инверсных выходов и выполняет при положительной логике в точках DD1.1—DD1.4 операцию ИЛИ (рис. 3.12, г). Окончательно на выходах DD1.5 и DD1.6 получим функцию И от выходных сигналов. Если логика отрицатель-

5 3 5 3 7 7 11. 11 =1 = 1 9 9 10 10 12 =115 13 ð) a)

ная, в точках DD1.1—DD1.4 выполняется функция И, на выходах DD1.5, DD1.6 — ИЛU.

Для межсоединений микросхем ЭСЛ используются двухпроводные линии передачи сигналов, которые должны обслуживать специальные микросхемы: передатчики и приемники.




Рис. 3.12. Микросхемы ИЛИ/И серии Қ500:

a, b — обозначение и функциональная схема для ЛК117; b, c — то же для ЛК118

Микросхемы K500ЛП115 и K500ЛП116 (рис. 3.13) — дифференциальные приемники сигналов, поступающих с цифровой линии связи. Микросхема ЛП115 (рис. 3.13, а) имеет четыре приемных канала с дифференциальными входами, но одиночными выходами. Принципиальная схема ее четырех дифференциальных усилителей и источника опорного напряжения U_{оп} показана на рис. 3.13, б. Выход стабильного опорного напряжения (вывод 9) позволяет построить триггер Шмитта либо превратить канал диффереициального приемника в простой иивертор ЭСЛ (см. рис. 3.1, б).

Для увеличения устойчивости к синфазным помехам, которые в «длинных линиях» могут быть велики, каждый дифференциальный каскад имеет активный генератор стабильного тока ГСТ. Если используются не все четыре каскада, один из входов свободного каскада сле-

дует присоединить к выводу 9, чтобы предотвратить возможность самовозбуждения через общую цепь ГСТ. Микросхема К500ЛП116 (рис. 3.13, в) отличается от ЛП1115 комплементарными логическими выходами каждого канала, поскольку на принципиальной схеме ее (рис. 3.13, г) изображены четыре канала полных ДУ с двумя выходными эмиттерными повторителями. Комплементарные выходы используются для передачи сигнала в линию связи, состоящую из витой пары проводов.




Рис. 3.13. Микросхемы дифференциальных приемников сигналов ЭСЛ с двухпроводных линий серии К500:

a-обозначения для ЛП115; b-принципиальная схема ЛП115; b, c-то же для ЛП116

Рассмотрим две микросхемы, служащие для взаимного преобразо-

вания логических уровней ЭСЛ и ТТЛ.
Микросхема K500ПУ124 (рис. 3.14, а) — это четырехканальный преобразователь цифровых сигналов ТТЛ (напряжение низкого уровия $U^0_{\rm Bbix} = 0.3$ В, высокого $U^1_{\rm Bbix} = 3.5$ В) в логические уровни ЭСЛ (см. рис. 3.3, ∂). Один канал этой микросхемы показан на рис. 3.14, δ . На мнкросхему ПУ124 следует подать два питающих напряжения: Uилк

 $=5~{\rm B}~{\rm (TTЛ)}~{\rm u}~{\rm -U}_{\rm и, \pi 2} = -5.2~{\rm B}~{\rm (ЭСЛ)}.$ Отметим, что вход EI (вывод 6 — разрешающий. Если на вход ЕІ подать напряжение низкого уровня от ТТЛ, то на всех прямых выходах ЭСЛ (выводы 2, 1, 15, 14) появится напряжение низкого уровня ЭСЛ, а на инверсных выходах (выводы 4, 3, 12, 13) — высокое (см. рис. 3.6).

Время $t_{3д,p,cp}$ для данного преобразователя уровня составляет

5 нс, что позволяет принимать сигналы от микросхем ТТЛШ.




Рис. 3.14. Транслятор (преобразователь) уровней OT ТТЛ К500ПУ124-

а — обозначение: б — схема одного канала

Если Қ500ПУ124 передает сигналы в линию, состоящую из витой ее приемном конце подключают приемники проводов, на

К500ЛП115 или **К500ЛП116**.

Микросхема К500ПУ125 (рис. 3.15, а) — четырехканальная, назначенная для обратного преобразования сигналов ЭСЛ (от выходов Q и $\overline{\mathrm{Q}}$) в сигнал ТТЛ (выход одиночный). Каждый канал (рис. $3.15, \delta$) имеет обычный двухтактный выход элемента ТТЛ с транзисторами Шотки.

Вывод 1 опорного напряжения Uon позволяет строить Шмитта. К этому выводу можно подключить входы свободных каналов других микросхем. Микросхему ПУ125 можно применить как дифференциальный приемник сигналов с линии. Другими словами, на мнкроехемах ПУ124 и ПУ125 можно сделать канал передачи цифровых сигналов: уровни ТТЛ переведем в уровни ЭСЛ, которые и будут переданы в линию, а на приемном конце уровни ТТЛ восстановим. Такой канал передачи скоростной цифровой информации содержит меньше помех и поэтому более устойнив нем канал только на микросхемах ТТЛ

помех и поэтому более устойчив, чем канал только на микросхемах ТТЛ. Если входы ПУ125 оставлены свободными, неприсоединенными, на выходе ТТЛ появится напряжение низкого уровня. Типовое время за-

держки распространения для ПУ125 5 нс.




Рис. 3.15. Транслятор (преобразователь) уровней то ЭСЛ к ТТЛ $K500\Pi V125$:

а — обозначение; б — схема одного канала

Микросхема К500ЛП129 (рис. 3.16) — четырехканальный приемник сигналов ТТЛ, передаваемых по шинам ЭВМ. На схеме расположения выводов (рис. 3.16, δ) указаны три вывода питающих напряжений: $U_{\text{H.nK1}} = 0$, $U_{\text{и.nK2}} = 5$ В, $-U_{\text{и.nB}} = -5,2$ В (рис. 3.16, δ). По входам данных D принимаются уровни ТТЛ. Остальным входам управления требуются сигналы ЭСЛ. Выходные сигналы также ЭСЛ. На рис. 3.16, δ показана схема одного канала преобразования уровня ТТЛ. Канал транслирует логический уровень, поступивший на вход D, если на тактовом входе C присутствует низкий уровень (см. табл. 3.4). Входные данные будут защелкнуты по положительному перепаду на входе С. Вход R служит для сброса. Если на вывод разрешения по выходу E0 подать напряжение высокого уровня, выход данным разрешается (см. в табл. 3.4 строки третью, четвертую и пятую). Вход E0 необходим для строгой синхронизации данных, считываемых из защелки. Вход H позволяет изменять гистерезис управляющей характе-




Рис. 3.16. Четырехканальный приемник сигналов ТТЛ $K500Л\Pi129$: a— структурная схема; b— цоколевка; b— схема одного канала; c— гистерезисная переключательная характеристика

ристики по входу D. Характерные пороговые точки входного напряжения петли гистерезиса указаны на рис. 3.16, ϵ . Чтобы включить входной гистерезис, вывод H следует заземлить. Если гистерезис не требуется, этот вывод присоединяется к проводу — $U_{\rm H,TO}$.

Испытывать импульсные параметры К500ЛП129 удобно в схеме

На рис. 3.17, б (рис. 3.17, a). показано взаимное расположение входного (ТТЛ) и выход-(ЭСЛ) импульсов. входы С и R следует подать уровня, напряжения низкого на вход Е0 — высокого. рис. 3.17, в показана аналогичная диаграмма для сигналов на входе E0 и выходе Q выходах С и R присутствуют напряжения низкого уровня, на входе D — высокого). На рис. 3,17, г дано положение импуль-

Таблица 3.4. Состояния в схеме К500ЛП129

		Выход			
D _n		С	E0	R	$Q_n + 1$
x x H x B		x B H B	H x B B	X B X H	H H H Qn B




Рис. 3.17. Схема испытания импульсных параметров (6), импульсов на входе разрешения и выходе (6) и положения нмпульса сброса (6)

са сброса R (на входах D и E0— напряжения высокого уровня). По выводу $U_{\rm и, nK2}$ ток потребления $I_{\rm пот}$ составляет 8 мA, по выводу— $U_{\rm и, n\ni}$ стекает ток $I_{\rm пот}$ =172 мA.

з.з. ТРИГГЕРЫ, СЧЕТЧИКИ И РЕГИСТРЫ СЕРИИ К500

Среди микросхем серии K500 имеется ряд многоканальных схем, содержащих D-триггеры с RS-входами. На рис. 3.18, а показано функциональное обозначение двухканального D-триггера K500TM130, Оба триггера связаны общим тактовым входом С (вывод 9, рис. 3.18, б). Назначение выводов триггера из K500TM130: СЕ — вход разрешения для тактовых импульсов на оба триггера вместе или раздельно (разрешает напряжение низкого уровня); С — общий вход тактовых импульсов (переключает положительный перепад напряжения); D-вход

записи данных (действует, если на входе \overline{C} — напряжение низкого уровня); R н S — входы сброса и установки (действуют, только если на входах \overline{C} и \overline{CE} раздельно или поочередно присутствует напряжение высокого уровня).

Каждый триггер-защелку DD1.1 и DD1.2 можно использовать отдельно, если подать на вход 9 напряжение низкого уровня, а использовать в качестве тактовых входы CE1 (вывод 6) или CE2 (вывод 11).




Рис. 3.18. Триггерная схема Қ500ТМ130: a -обозначения; 6 -структура

Напротив, если требуется общий тактовый вход \overline{C} (вывод 9), следует подать иа выводы 6 и 11 напряжение низкого уровня. Изменения уровней на D-входах отображаются на выходах, если на тактовом входе присутствует напряжение низкого уровия. Выходы защелкивают данные с приходом положительного перепада тактового импульса. Если на тактовом входе уровень сигнала высокий, изменяющаяся на входах данных информация не влияет на выходные уровин.

При проектировании токоведущих дорожек печатной платы необходимо исключить взаимосвязь входов R, S с тактовыми \overline{C} , CE и информационным D. B табл. 3.5 показаиы логические состояния выходов Q_{n+1} триггера TM130 после прихода тактового перепада в момент t_{n+1} , которые долучаются при различных комбинациях сигналов на входах.

Микросхема K500TM131 (рис. 3.19) содержит два D-триггера, отличающихся двухступенчатой структурой «мастер-помощник». Каждый триггер имеет собственные асинхрониые входы сброса R и установки S, а также вход разрешения тактового импульса CE. Если на общем тактовом входе C присутствует напряжение низкого уровня, на каждый из входов CE1 и CE2 можно подавать тактовые импульсы. С другой стороны, присутствие на входах CE1 и CE2 напряжения низкого

Таблица 3.5. Состояния триггера К500ТМ130

D	c	<u>C</u> E	Q_{n+1}
H B x x	H H B B	H H B H B	H B Qn Qn Qn

Таблица 3.6. Состояния триггера К500ТМ131

	Вход				Выход		
Режим	R	s	С	D	Q_{n+1}		
RS-защелка	H H B	H B H B			Q _п В Н Неопреде- ленность		
Тактовый вход	_ 	_	H B B	x H B	Q _n H B		

уровня разрешает прохождение на оба триггера общей тактовой сет-ки С.

Выходные состояния каждого триггера меняются после прихода положительного перепада тактового импульса, По-другому, на тактовых входах должно выполняться следующее условие переключения:

$$C = \overline{CE} + C^{0,1}, \tag{3.5}$$

где С — сигнал тактового переброса; $\overline{\text{CE}}$ — сигнал разрешения переброса (активное — напряжение низкого уровня); $C^{0,1}$ — перепад тактового импульса (от напряжения низкого уровня к высокому). При С=В сигналы D=H или D=B проходят на выход в момент t_{n+1} , т. е. $Q_{n+1}=D$. При других сочетаниях $\overline{\text{CE}}$ и $C^{0,1}$ состояния выходов триггеров «мастер-помощник» не могут изменяться. В табл. 3.6 отображены состояния каждого триггера, управляемого по входам RS (после прихода тактового импульса t_{n+1}), а также по входам D н C. Видно, что состояние выхода триггера не меняется, если на входе C присутствует напряжение низкого уровня, а на входе D — любые данные.

Микросхема K500TM133 (рис. 3.20) содержит четыре триггера-защелки. Каждый триггер DD1.3—DD1.6 имеет свободный D-вход. Выходы этих ячеек попарно проходят через элементы $\overline{\text{ИЛИ}}$. Их выходы $\overline{\text{Q}1}$ —Q4 имеют открытые эмиттеры и позволяют поэтому пользоваться далее схемотехническим приемом «монтажное ИЛИ» либо непосредственио могут присоединяться к шине данных цифровой системы. Как и в триггерах TM131, выходные состояния $\overline{\text{Q}1}$ —Q4 повторяют сигналы на входах D1—D4, если на входах $\overline{\text{CE}12}$ и $\overline{\text{CE}34}$ присутствуют напряжения высокого уровия. Ииформация в ячейках защелкивается по отрицательному перепаду тактового импульса $\overline{\text{C}}$.

Входы управления $\overline{E}012$ и $\overline{E}034$ разрешают прохождение выходных сигналов $\overline{Q}1$, $\overline{Q}2$ и $\overline{Q}3$, $\overline{Q}4$ в шины данных. Прохождение на пары защелок DD1.3, DD1.4 и DD1.5, DD1.6 общей тактовой последовательности \overline{C} разрешается с помощью входов управления $\overline{CE}12$ и $\overline{CE}34$ (выводы 4 и 12).

Микросхема K500TM134 (рис. 3.21) содержит два D-триггера с развитой логикой управления. Состояния одного D-триггера при различных сигналах управления приведены в табл. 3.7. Выводы триггеров имеют следующее назначение. При высоком уровне на входе выбора данных S1 разрешается прием данных по входу D21 триггера DD1.9. Если на входе S1— низкий уровень, разрешен выбор данных по входу




Рис. 3.19. Триггерная схема K500TM131;




Рис. 3.21. Триггерная схема К500ТМ134:




Рис. 3.20. Триггерная схема К500ТМ133:

Таблица 3.7. Состояния триггера K500TM134

С	S1 (S2)	D11 (D12)	D21 (D22)	Q _{n+1}
H H H H B	H H B R	H B x x	x x H B	H B H B Q _n

D11 этого триггера. Аналогично напряжение высокого уровия на входе S2 разрешает прием по входу D22 второго триггера, низкого — по его входу D12.

Низкими уровиями, подаваемыми на входы $\overline{\text{CE}}1$ и $\overline{\text{CE}}2$, разрешается прохождение тактовой последовательности С (вход 7). Если на общем тактовом входе С — напряжение низкого уровня, каждый триггер может перебрасываться самостоятельно, тогда входы $\overline{\text{CE}}1$ и $\overline{\text{CE}}2$ исвользуются как тактовые. Переключение происходит по положительному перепаду импульса С. При напряжении высокого уровня на выбранном входе $\overline{\text{CE}}$ смена данных на других входах не отражается на выходных сигналах Q1 и Q2. Уравнение для сигиала С соответствует микросхеме TM131 [см. формулу (3.5)].




Рис. 3.22. Триггерная схема K500TM173: a - структура; $\delta - \text{цоколевка}$

Микросхема К500ТМ173 (рис. 3.22) содержит четыре D-триггера с общим тактовым входом. Эту микросхему удобно использовать как четырехканальный мультиплексор со входами, защелкивающими даниые. В каждом канале таких входов два: $D1_{\pi}$ и $D2_{\pi}$. Четверки входов нечетных D11...D14 и четных D21-D24 выбираются сигналом, поданиым на вход выбора даниых DS. Если на вход С пришел положительный тактовый перепад, триггер защелкивает даниые (1 или 0), принятые по выбраниому входу.

Ток потребления этой микросхемы составляет 66 мA, время $t_{3\pi,p,cp}$ от входа D до выхода Q ие более 3,5 нс, время тактового перепада должно находиться в пределах 1,5...4,5 нс. Состояння каждого тригтерамультиплексора из K500TM173 сведены в табл. 3.8,

Микросхемы K500ME136 и K500ME137 (рис. 3.23) — однотипные счетчики, отличающиеся выходными кодами: ИЕ136 считает в гексадецимальном коде, а ИЕ137— в десятичном. Оба эти счетчика имеют уиивер альное назначение и могут при тактовых частотах свыше 100 МГц считать как на увеличение, так и на уменьшение выходных данных (реверс). Полная принципиальная схема микросхемы ИЕ136 показана на рис. 3.23, а, микросхемы ИЕ137— на рис. 3.23, б. Их цоколевки одинаковы (см. рис. 3.23, в).

Таблица 3.8. Состояния мультиплексора К500ТМ173

В.	ход	Выход
DS	С	Q_{n+1}
B H x	H H B	D1 D2 Qn

Четыре режима работы этих счетчиков программируются по двум вхо-


дам S1, S2 (см. табл. 3.9). Режим предварительной установки позволяет загрузить данные, присутствующие на входах D0—D3 (см. также первую и восьмую строки табл. 3.10). Счетчики меняют выходные состояния по положительному перепаду на тактовом входе С. В другие моменты (С=H, см. пятую строку табл. 3.10) можно менять данные на входах D. После завершения счета на выходе окончания счета ТС устанавливается напряжение низкого уровня. Аналогичио работает и счетчик К500ИЕ137 (см. табл. 3.11). Реверс счета получается при смене уровией напряжения на входах S1 и S2 (см. табл. 3.9) на противоположные.

Таблица 3.9. Выбор режимов счетчиков К500ИЕ136 и ИЕ137

Вх	од				
SI	S2	Режим			
H H B	Н В Н В	Предварительная установка (загрузка) Счет на увеличение Счет на уменьшение Храиение; остановка счета			

При напряжениях высокого уровня на входах S1, S2 счет останавливается. Максимальная тактовая частота при счете как на увеличение, так и на уменьшение составляет 125 МГи. Счетчики потребляют ток питания по 165 мА на корпус в каждом варианте. Наибольшее время задержки имеет цепь от входа С до выхода. \overline{TC} ($t_{3\mathfrak{A},P,\mathfrak{CP}}=10,9$ нс). Наибольшее время «выдержки» $t_s=7,5$ нс требуется между сигналами на входах выбора S и тактовым C.

Микросхема K500ИР141 (рис. 3.24) — это регистр, который может работать в четырех режимах: остановка сдвига (хранение), сдвиг вправо, сдвиг влево, параллельный прием. Команда для выбора одного из режимов подается на входы выбора S1 и S2 согласно табл. 3.12. Сдвиг вправо и влево информации в триггерах получается после прихода положительного фронта тактового импульса t_{n+1} на тактовый вход С (вывод 4). В табл. 3.12 данные Q_n соответствуют предшествующему моменту t_n . Регистр загружается параллельно по входам D0—D3, а по






Рис. 3.23. Счетчики серии Қ500: a- ИЕ136; b- ИЕ137; b- их цоколевка

Таблица 3.10. Состояния счетчика К500ИЕ136

	Вход									Выход	(
S1	S2	D0	D 1	D2	D 3	C _{BX}	С	Q0	Q1	Q2	Q3	TČ
H H H H H B B B B	H B B B B B H H H H	H x x x x x x B x x	H x x x x x x x x x x x x x x	B x x x x x x x H x x	B x x x x x x x x x x x x x x x x x x x	X H H B B X X H H	B B B B B B B B B B B B B B B B B B B	H B B B B B H B	H H B B B B B B B H H B	B B B B B H H H B	B B B B B B H H H B	H B B B B B B B B B B B B B B B B B B B

входам DL и DR последовательно для сдвига влево и вправо соответственно. Выходы Q0—Q3 имеют нагрузочиую способность 50 Ом. Если используется только один из выходов для последовательного вывода даниых в нагрузку, остальные выходы следует оставить разомкнутыми.




Рис. 3.24. Регистр К500ИР141:

 $a - \mathbf{c}$ хема; $6 - \mathbf{ц}$ околевка

Таблица 3.11. Состояния счетчика К500ИЕ137

			В	<u></u>		Выход	(
SI	S 2	D9	DI	D2	D 3	¯c _{BX} C	Q0	QI	Q 2	Q 3	TC
H H H H H H H B B B B	H B B B B B B H H H H	B x x x x x x x x x x	B x x x x x x x x x x x x x x x x x x x	B x x x x x x x x x x x x x x x x x x x	H x x x x x x x x x x x x x x x x x x x	x B H B H B H B B B X B X B H B H B	B H B B B B B B H B B	B H H H H H H B B H H	B H H H H H H H H H H H H H	H B B H H H H H H H H H H	B B B B B B B B

Таблица 3.12. Состояния регистра ИР141

	цвы- ра		Выход							
Si	S2	Режим работы	Q0 (n+1)	Q1 _(n+1)	Q2 _(n+1)	Q3 _(n+1)				
H H B B	H B H B	Параллельный прием Сдвиг вправо Сдвиг влево Остановка сдвига	D0 DR Q1 _(n) Q0 _(n)	D1 Q0(n) Q2(n) Q1(n)	D2 Q1(n) Q3(u) Q2(n)	D3 Q2 _(n) DL Q3 _(n)				

3.4. ЭЛЕМЕНТЫ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ ИЗ СЕРИИ К500

Рассмотрим микросхемы: мультиплексора, дешифраторов, шифратора, проверки на четность, ускоренного переноса, сумматора-вычитателя, АЛУ и ПЗУ. Такие микросхемы позволяют строить быстродейст-

вующие узлы ЭВМ.

Микросхема К500ИД164 (рис. 3.25) — мультиплексор, который работает как восьмиканальный селектор данных, присутствующих иа его входах D0—D7. Эти данные поочередио могут появляться на выходе Q согласно коду выбора входной линии, поданному на адресные входы S1, S2 и S3 (см. табл. 3.13). Девятое состояние — напряжение низкого уровня — появится на выходе Q при запрете мультиплексирования, когда на вывод разрешения по выходу EO подан высокий уровень. С помощью выводов EO можно увеличивать число каналов мультиплексора, соединяя вместе несколько мультиплексоров. Нужную группу каналов вклю-

чаем в цепь коммутации, подав на вход ЕО соответствующей микросхе-

мы иизкий уровень.

Микросхемы K500ИД161 и ИД162 (рис. 3.26) — одиотипные дешифраторы. Они принимают по входам D0—D2 трехразрядное двоичное слово и выдают сигнал по одному из восьми выходов Q0—Q7. Номер выхода, где есть сигнал, соответствует десятичному эквиваленту входного кода. Дешифратор ИД161 имеет значащие выходные напряжения наукого уполня (имерсенье рыходного уполня (имерсенье расправания))

низкого уровня (инверсные выходы), у дешифратора ИД162 зиачащие выходиые иапряжения высокого уровня (выходы без инверсии). Состояния входов и выходов этих дешифраторов сведены в табл. 3.14 и 3.15 соответственно. Входы приема трехразрядного слова имеют положительную логику. Каждый дешифратор имеет два входа разрешения EI0 и EI1. Лешифрация разрешается при иапряжениях низкого уровия этих входах. Подав на один входов напряжение высокого уровня, запрещаем работу дешифратора, тогда на всех выходах ИД161 появятся напряжения высокого уровня, на ИД162 — низкого.

Таблица 3.13. Состояния мультиплексора К500 ИД164

В	Вход управления							
Ē0	S 3	S2	SI	Код на выходе Q				
H H H H H H H B	H H H B B B	H H B H H B	H B H B H B X	D0 D1 D2 D3 D4 D5 D6 D7				

Микросхема Қ500ИВ165 (рис. 3.27) — шифратор, который перево-

дит сигнал, подаиный по входу с десятичным номером D0—D7, в двоичный трехразрядный эквивалент этого номера, появляющийся на выходах Q0—Q2. Выходные уровин накапливаются в D-триггерах-защелках, поэтому шифратор может работать синхронно. Все состояния для этого шифратора сведены в табл. 3.16. Если на тактовом входе С присутствует инзкий уровень, на выходах Q отображается состояние входов D. Эти данные защелкиваются в момент положительного перепада

Таблица 3.14. Состояния дешифратора К500ИД161

	Вход					Выход							
EIÌ	EI0	D2	D1	D0	$\overline{Q0}$	Q1	Q2	$\overline{\mathbf{Q}3}$	Q4	$\overline{Q5}$	Q6	Q7	
H H H H H H S	H H H H H H X B	H H H B B B X	H H B H H B X x	H B H B H B X x	H B B B B B B	B H B B B B B B B	B B B B B B B	B B B B B B B	B B B B B B B	B B B B B B B B B	B B B B B B B B B B B B B B B B B B B	B B B B B B B B B B B B B B B B B B B	

тактового импульса С. Данный шифратор приоритетный: в код переводится старший высокий уровень, поступивший на один из входов DO—D7. Высокие уровни, присутствующие на младших по номеру входах, при этом на результат не повлияют.

На выходе Q3 имеется напряжение высокого уровня, если на одном из входов присутствует напряжение высокого уровня. Этот сигнал




Рис. 3.25. Мультиплексор Қ500ИД164: a — принципиальная схема; δ — цоколевка

Таблица 3.15. Состояния дешифратора К500ИД162

	Вход				. Выход						
EI1 EI0	D2	D1	D 0	$\overline{\overline{Q0}}$	Qī	$\overline{\mathrm{Q}2}$	$\overline{\mathbf{Q}3}$	Q4	Q5	$\overline{\mathrm{Q6}}$	Q7
H H H H H H H H H H H H H B X X B	H H H B B B	H H B B H H B B	H B H B H B H X	B H H H H H H H	H B H H H H	H H H H H H H	H H H H H H H	H H H H H H H H	H H H H B H H H	H H H H H B H	H H H H H H H




Рис. 3.26. Дешифраторы серии Қ500:

a — схема ИД161; 6 — схема ИД162; e — их цоколевка

Таблица 3.16. Состояния шифратора К500ИВ165

	Вход									Вь	ход	
D9	DI	D 2	D 3	D‡	D 5	D 5	D7		Q3	Q2	Q1	Q0
B H H H H H H	X B H H H H H	x B H H H H H	x x B H H H	x x x B H H H	x x x x B H H	x x x x x B H	x x x x x x x x B		B B B B B B B	H H H B B B H	H B B H B B H	H B H B H B H

можно подать на младший вход D0 последующего шифратора и тем самым увеличить число входов. Шифратор K500 MB165 потребляет ток питания 131 мA, время $t_{3\pi,p,cp}$ для сигналов от входа D до выхода Q составляет 2...7 ис, время t_s =6 нс.

Микросхема K500ИВ160 (рис. 3.28) предназначена для проверки на четность 12-разрядного кода. На кристалле расположено девять элементов исключающее ИЛИ. Если на четном числе входов из группы D0—





Рис. 3.27. Шифратор К500ИВ165:д — прииципиальная схема; б — цоколевка .

D11 присутствуют напряжения высокого уровня (единица), на выходе схемы Q появится напряжение иизкого уровня (см. табл. 3.17). При нечетном числе входных единиц на выходе Q появляется напряжение высокого уровня.

Чтобы схема могла проверять на четность слова, длина которых менее 12 бит, на неиспользуемые входы следует подать инзкие логические уровни (либо оставить эти входы неприсоединениыми). Проверка 12-битового слова проводится за 4 ис. Если необходимо проверять более длинные слова, следует объединить соответствующее количество корпусов К500ИВ160 с помощью дополнительных элементов исключающее ИЛИ. На рис. 3.28, в показана 48-битовая схема проверки кода на четность.






Рис. 3.28. Схема проверки четности кода K500 ИВ 160: a — структура; δ — цоколевка; δ — устройство проверки 48-разрядного кода

Таблица 3.17. Состояния схемы проверки на четность К500ИВ160

Таблица 3.18. Выбор режима работы для K500ИМ180


Схема высоких уровней на входах D0—D11	Выход Q
Четная ΣΕ	H
Нечетная Σ0	B


Входы	выбора	_
SA	SB	Режим
B B H H	B H B H	$A + B + C_{BX}$ $C_{BX} + A - B$ $C_{BX} + B - A$ $C_{BX} - A - B$

Микросхема К500ИМ180 (рнс. 3.29) содержит два быстродействующих двухразрядных сумматора-вычитателя. Функциональная схема одного из них показана на рнс. 3.29, в. Входы выбора SA и SB общие, они служат для раздельного суммирования операндов —В, —А или вместе —А—В. Подав на эти входы логические уровни согласно табл. 3.18, можем установить один из трех режимов работы: суммирования слов A, B с приемом входного переноса $C_{\rm Bx}$, вычитания одного операнда (В или A), а также вычитания обоих операндов.

Каждый операнд состоит из двух разрядов A1, A2 и B1, B2. Каждая поразрядная схема суммирования-вычитания имеет выходы суммы

S и \overline{S} , а также выход разряда переноса $C_{\text{вых}}$.








Рис. 3.29. Сумматор-вычитатель K500ИM180:

a — структура; b — цоколевка; b — схема

Скорость выполнения операций велика, поскольку среднее время задержки распространения от входов операндов до выхода переноса и суммы равно 4,5 нс. Время задержки от входа переноса до выхода переноса составляет 2,2 нс. Микросхема потребляет ток 86 мА.

Для схемы (рис. 3.29, в) при положительной логнке выполняются уравнения:

$$S = \overline{C}_{BX} (\overline{A}' B' + A' \overline{B}') + C_{BX} (A' B' + \overline{A}' \overline{B}'), \qquad (3.6)$$

$$C_{BLIX} = C_{BX} A' + C_{BX} B' + A' B',$$
 (3.7)

$$A' = \overline{A \oplus SA}, \quad B' = \overline{B \oplus SB}.$$
 (3.8)

Состояния логических уровней, возможные в схеме (рис. 3.29, в), сведены в табл. 3.19.

Микросхема K500 и П181 (рис. 3.30) — арифметическо-логическое устройство, по принципу действия аналогичное соответствующим микросхемам ТТЛ и КМОП (т.е. K155 и З— рис. 1.130 и K564 и П3— рис. 2.71). Данное АЛУ выполняет 16 арифметических операций с двумя четырехразрядными словами-операндами А0—А3 и ВО—В3, а также может служить генератором 16 логических функций от этих операндов. Корпус микросхемы имеет 24 вывода. Символами S0—S3 обозначены входы выбора логической или арифметической функции, которую должно выполнять АЛУ. Чтобы АЛУ выполняло арифметические операции, на вход М надо подать напряжение низкого уровня. В этом случае разрешаются внутренние пульсирующие переносы. На вывод С_п (вход сигнала быстрого переноса) также следует подать низкий уровень.

Если на вход М подано напряжение высокого уровия, АЛУ генери-

рует логические функции. Сводка режимов работы АЛУ К500ИП181 приведена в табл, 3.20. Генерируемые двоичные слова выделяются на выводах F0—F3.

Арифметическо-логическое устройство имеет выход сигнала быстрого переноса $C_{\pi+4}$, а также вспомогательные выводы G_G н P_G — выходы




Рис. 3.30. Арифметико-логическое устройство Қ500ИП181: a-схема; $\delta-$ цоколевка (входы выбора S0–14, S1–17, S2–15, S3–13)

Таблица 3.19. Состояния в схеме (рис. 3.29, θ) для сумматора из микросхемы K500ИM180

			Вход				Выхо,	ц
Режим	SA	SB	A	В	Свх	s	š	Свых
Суммирование (A+B+C _{вх})	B B B B B B B	B B B B B	H H H B B B	H H B H H B B	Н В Н В Н В Н	H B B H B H H B	B H B H B H	H H B H B B
Вычитание (Свх+А—В)	B B B B B B B	H H H H H H	H H H B B	H B B H H B	H B H B H B	B H B H B H	H B B H B H H	H B H B B H B
Вычитание (С _{вх} +В—А)	H H H H H H	B B B B B B	H H H B B B	H H B B H H B	H B H B H B	B H H B B B	H B B H B H H	H B B H H H B
Вычитание суммы (Свх—В—А)	H H H H H H	H H H H H H	H H H B B	H H B H H B B	H B H B H B	H B B H B H H B	B H B H B B	B B H B H H

генерации переноса и группового распространения переноса. Данные выходы требуются для схем АЛУ, работающих с более длинными словами.

Значения времени $t_{3\pi,p,cp}$ при выполнении большинства функций находятся в пределах 2...7 нс. Наибольшее время задержки слова F (от 3 до 10 нс) наблюдается при смене команд управления по входам SO—S3 и М. Арифметическо-логическое устройство потребляет ток питания 145 мА прн $U_{u,n9} = -5,2$ В.

Таблица 3.20. Логические функции и арифметические операции АЛУ К500 ИП181

	Вход	выбора		Логические	Арифметические операции
S3	S 2	S1	S 0	функцин (M = B)	$(M = H, C_n = H)$
Н	Н	Н	Н	Ā	A
Н	Н	Н	В	$\overline{A} + \overline{B}$	$\mathbf{A} + (\mathbf{A}\mathbf{\bar{B}})$
Н	Н	В	H	$\overline{A} + B$	$\mathbf{A} + (\mathbf{AB})$
H	H	В	В	1	A + A
Н	В	H	Н	ĀΒ	(A + B) + 0
H	В	H	В	B	$(A + B) + (A\overline{B})$
Н	В	В	H	$AB + \overline{AB}$	A + B
Н	В	В	В	$A + \overline{B}$	A + (A + B)
В	H	H	Н	ĀВ	$(A + \overline{B}) + 0$
В	H	Н	В	$A\overline{B} + \overline{A}B$	A — B — 1
В	Н	В	H	В	$(A + \overline{B} + AB)$
В	H	В	В	A + B	$A + (A + \overline{B})$
В	В.	H	H`	0	 1
В	В	H	В	AB	$(A\overline{B}) - 1$
В	В	В	Н	AB	AB — 1
В	В	В	В	A	A — 1

Микросхема K500ИП179 (рис. 3.31) — это схема ускоренного переноса, которая позволяет объединить сумматоры K500ИМ180 или АЛУ K500ИП181 в структуры более высокого порядка. На рис. 3.31, в дается схема организации переносов в 32-разрядном арифметическо-логическом блоке, который построен с помощью двух СУП. Таким образом, здесь показано соединение двух 16-разрядных АЛУ. Перенос высшего порядка позволяет сократить время суммировання 32-разрядных слов до 18 нс.

Микросхема K500PE149 (рис. 4.32) — постоянное запоминающее устройство однократного программирования. Основа ПЗУ — матрица ячеек однократного программирования с организацией $32 \times 32 = 1024$ бита. При считывании на четырех выходах ПЗУ Q0—Q1 появляется параллельное слово — байт на 4 бита.

Как при программировании (т. е. при записи единицы в ячейку), так и при считывании данных, записанных в ПЗУ, используются восемь адресных входов АО—А7. Входы АО—А4 связаны с матрицей через внутренний дешифратор, имеющий 32 выходных провода. По линиям адресации А5—А7 переключаются состояния сразу четырех мультиплексоров МUXО—МUX3 и после выходных буферных каскадов, которые могут работать на нагрузку 50 Ом, появляется считываемый байт. Выходные буферные каскады имеют вход выбора кристалла СS. Он необходим

при коиструировании ПЗУ большой емкости из нескольких K500PE149. Тогда требуемая часть блока памяти (кристалл, точнее микросхема) выбирается напряжением низкого уровня на его входе CS. На рис. 3.33, a показан выходной сигнал Q_n , выбранный импульсом адресации A_n . На рис. 3.33, δ приведена аналогичная диаграмма выбора выхода Q_n по входу $\overline{\text{CS}}$.





Рис. 3.31. Схема ускоренного переноса СУП K500ИП179: a- структура: $\delta-$ поколевка: s- присоединение СУП κ АЛУ

В цифровых системах на основе этих ПЗУ строятся схемы управления-контроллеры, узлы хранения микропрограмм и алгоритмов. В ПЗУ удобно записывать стандартные коды и последовательности, а также цифровые эквивалеиты сложных стандартных аналоговых сигиалов (например, телевизионных). Микросхема К500РЕ149 имеет максимальное время доступа к данным 20 ис при удельной мощности потребления 0,66 мВт/бит. По каждому адресу входное сопротивление составляет 50 кОм и определяется сопротивлением утечки.

На рнс. 3.34, а дана упрощенная эквивалентная структура запоми-



Рнс. 3.32. Программируемое ПЗУ К500РЕ149:

a — структурная схема; b — цоколевка




Рис. 3.33. Импульсные диаграммы выбора по входам A_n (a) н $\overline{\text{CS}}$ (б)

нающей матрицы: 32 провода по горизонтали и четыре группы по восемь проводов по вертикали. Программирование точки пересечения шин получается пережиганием избыточным током нихромовой перемычки между ними (аналогично плавкому предохранителю).

На рис. 3.34, а показано, что кодом $\Lambda5$ — $\Lambda7$ все мультиплексоры MUX0—MUX3 выбрали четыре первых провода. Если адресом $\Lambda0$ — $\Lambda4$ выбрать горизонтальный провод 1, то точек пересечения окажется 4. Для того чтобы записать единицу только на перекрестие 1n, в данном ПЗУ через буфер Q_n при программировании требуется пропустить форсирующий ток программирования $I_{np\phi}$ (это третья переменная программирования).

На рис. 3.34, б изображена схема программирования по трем переменным. Если через цепи управления выбора слова и пережигания пере-




Рис. 3.34. Структура программируемой матрицы: a — эквивалентная схема выбора перемычки пережигания; b — схема протекания токов программирования

мычки (УВС и ПП) выбрать (т. е. открыть) транзисторы первой строки VT11, VT12, VT13, ..., а с помощью схемы УПП (управленне прожиганием перемычки) открыть транзистор VT5 и подать открывающее смещение на транзистор VT4, то через резисторную перемычку первой строки и первой колонки г₁₁ пойдет ток пережигания перемычки І_{пп}. Когда г₁₁ в схеме рис. 3.34, 6 присутствует, на выходе буфериого

Когда \mathbf{r}_{11} в схеме рис. 3.34, б присутствует, на выходе буферного элемента VT1, VT2 имеется напряжение низкого логического уровня (база VT1 заземлена через выбранную адресным кодом перемычку \mathbf{r}_{11}). Если \mathbf{r}_{11} пережечь, VT1 (эмиттерный повторитель) даст на выходе \mathbf{Q}_{n} напряжение высокого уровня (единицу), поскольку на базе VT1 окажется высокий потенциал от источника $\mathbf{U}_{\mathbf{u},\mathbf{n} \mathbf{K} \mathbf{2}}$.

Для программирования микросхема специальных выводов не имеет.

Пережигание выбранной перемычки произойдет, если на выводы питания $U_{u.nK_1}$ и $U_{u.nK_2}$ и на выход Q_n будет подана последовательность импульсов определенной формы. На рис. 3.35, a показана схема подключения нмпульсных источников питания. Напряжение программирования, форсирующее $U_{np\phi}$, подключается через S1 к выводу $U_{u.nK_1}$, тем самым создается условие отпирания VT4 (см. рис. 3.34, δ). Напряжение проверки U_{npb} необходнмо для контроля пережигания перемычки. Если в момент подачи U_{npb} на выходе Q_n окажется напряжение не высокого, а низкого уровня, программированне не состоялось. Таким образом, суммарное напряжение программирования U_{np} дает мощный импульс тока пережигания перемычки I_{nn} , форсирующий ток программирования $I_{np\phi}$ (см. рис. 3.34, δ), также обеспечивает проверку пережигания,




Рис. 3.35. Схема подключения импульсных источников питания для программирования (a) и диаграмма импульсов программирования (δ)

На рис. 3.35, δ показана временная диаграмма импульсов программирования. Исходное состояние ПЗУ—записаны все нули. Для записа 1 подадим код адреса и повысим напряжение на выводе питания $U_{\mathbf{R},\mathbf{R},\mathbf{K}}$

до уровня $U_{\pi n} = 6.4 \pm 0.4$ В (см. второй график рис. 3.35.6). По истечении защилного интервала времени t3 подадим через делитель напряжение $U_{\text{пор}} = U_{\text{пр}} + U_{\text{прв}}^1 = 6.4 + 5.6 = 12 (\pm 0.5)$ В на адресный вход $A_{\text{п}}$ (по которому требуется записать 1). Напряжение $U_{np\phi}$ должно иметь пологий нарастающий фронт $t^{0,1} = 0.1...1$ мкс: ллительность импульса программирования $t_{\pi p}$ должно быть 100...125 мкс. Сила тока в импульсе программирования $I_{np} = 150 \pm 25$ мА. Одним таким импульсом программируется по выбранному адресу один бит. Для программирования других таких точек пересечения проводов матрицы (пусть - трех), расположенных по этому адресу (см. рис. 3.35, а), следует подать три импульса (ИО-И2) напряжения программирования Uпрф. Для проверки программирования по заданному адресу необходимо уменьшить напряжение на выводах U_{u,uK_1} и U_{u,uK_2} до уровня $U_{u,u}^1 = 5,6 \pm 0,1$ В (высокий уровень проверяющего напряжения). На всех запрограммированных выходах ОО-ОЗ должны быть напряжения высокого уровня. Достаточно время проверки $t_{\pi n\pi} = 1$ мкс.

Затем следует сменить адрес (А1) и провести программирование очередной области памяти по вышеизложенной последовательности. По окончании программирования всей микросхемы следует проверить его результаты, подав на выводы $U_{\mu,nK1}$ н $U_{\mu,nK2}$ пониженное проверяющее напряжение $U_{\text{прв}}^0 = 4.8 \pm 0.1$ В. На входы A0—A7 следует подать циклическую последовательность адресов. Адресные выходные логические напряжения A_n для схемы рис. 3.35, a должны находиться на уровнях ($U_{\rm прв}+0.8$ В) и ($U_{\rm прв}-0.5$ В) ± 0.3 В. Форсирующий ток программирования $I_{\rm прф}=2...3$ мА при $U_{\rm прф}=6.4\pm0.4$ В.

Выходное напряжение порога сигнала для запрограммированного ПЗУ составляет $U_{\rm H, H, K}$ —1,3 В. Микросхёма K500PE149 потребляет ток питания $I_{\text{пот}} = 150 \text{ мA}$.

3.5. КОМБИНАТОРНЫЕ МИКРОСХЕМЫ СЕРИИ К1500

Субнаносекундные пифровые микросхемы серии К1500 отличаются большой мощностью потребления $P_{nor} = 250...750$ мВт. Такие микросхемы размещаются поэтому в корпусах, имеющих не только большое число выводов, но и способных отводить от кристалла мощности на уровне 1 Вт. Конструктивных исполнений таких малогабаритных корпусов, как правило, несколько. Например, для микросхем серии MECL 100 000 приняты два корпуса: пластмассовый DIP (два ряда выводов) и плоский керамический SLIM (планарное расположение выводов). На рис. 3.36 показано взаимное соответствие нумерации выводов для таких корпусов. Следует отметить, что все временные параметры микросхемы в корпусе SLIM лучше примерно на 0,2 нс. Нумерация выводов для микросхем серии K1500, размещенных в керамическом корпусе с плаиарно расположенными выводами (шаг 1,25 мм), соответствует корпусу (рис. 3.36, а).

В дальнейших параграфах на функцнональных схемах дана нумерация выводов для микросхем в корпусе (рис. 3.36, а). Поскольку в обоих корпусах располагаются одинаковые полупроводниковые кристаллы, нетрудно при необходимости по рис. 3.36, в установить взаимное соответствие нумерации выводов двух вариантов упаковки ЭСЛ (иомера выводов корпуса SLIM даны в скобках). Микросхемы серий К500 и К1500 с одинаковыми названиями имеют принципиально различные структурные схемы (в отличне от микросхем ТТЛ и КМОП).




Рис. 3.36. Корпуса серии MECL100k:

a — пластмассовый DIP; δ — плоский SLIM; ϵ — взаимное соответствие нумерации выводов этих корпусов (в скобках — для плоского корпуса)

Микросхема К1500ЛМ102 (рис. 3.37, a) содержит пять элементов $MЛИ/\overline{M} \overline{M} \overline{M}$. Каждый элемент имеет два входа A, B и два выхода Q, \overline{Q} . Кроме того, все пять элементов имеют общий вывод разрешения по входу EI. Логические состояния входов и выходов этой микросхемы сведены в табл. 3.21. Средняя потребляемая корпусом мощность—248 мВт, ток потребления $I_{\text{пот}}$ иаходится в пределах 38...80 мA, наибольшее время задержки (от входа EI до выхода Q) не превышает 1,95 нс. Время $t_{\text{зд, p, cp}}$ для остальных сигналов не более 0,95 нс.

Микросхема $\overline{K1500}$ ЛП107 (рис. 3.37, б) состоит из пяти двухвходовых элементов исключающее ИЛИ. Каждый элемент имеет три внешних выхода: \overline{Q} и \overline{Q} и внутренний, сигнал с которого $A \oplus B$ поступает на пятивходовый элемент ИЛИ. Выход его \overline{Q} 6 дает сигнал сравнения. В табл. 3.22 показана сводка данных для операции исключающее ИЛИ

А⊕В в каждом из пяти каналов. Видно, что на выходе Q сигнал имеет низкий уровень, если A=В (оба уровня напряжения низкие Н или высокие В). Во второй части табл. 3.22 показаны также логические состояния на выходе ИЛИ. На выходе Q6 уровень низкий будет только в случае, если все входные сигиалы равны (A1=B1, A2=B2,..., A5=B5).

Средняя потребляемая К1500ЛП107 мощность составляет 280 мВт, ток потребления $I_{\text{пот}}$ находится в пределах 46...96 мА, средиее время задержки распространения равно 0,95 нс, однако сигнал на выходе Q6 может появиться с задержкой 1,25...2,75 нс.

Таблица 3.21. Состояния одного канала из микросхемы К1500ЛМ102

	Вход						
A	В	ΕI	Q	Q			
x X B H	x B x H	B x x H	B B B H	H H H B			




Рис. 3.37. Варианты микросхем ИЛИ из серии К1500: a — микросхема или/ $\overline{ИЛИ}$ лМ102; δ — микросхема исключающее ИЛИ лП107; s — микросхема ИЛИ с разветвлением лП112; s — дифференциальный приемник сигналов с линин лП114

Таблица 3.22(a). Операция исключающее ИЛИ в микросхеме К1500ЛП107

Табл. 3.22(б). Состояния на выходе ИЛИ в микросхеме К1500ЛП107

_	Выходы исключающее ИЛИ								
A 5 ⊕	B5 A4 ⊕ B	4 A3 ⊕ B3	A2 ⊕ B2	A1 ⊕ B1	Q6 (ИЛИ)				
H B x x x	H B x x	H x x B x	H x x x B x	H x x x x B	H B B B B				

Вход Выход Q B B Q H H Η Η В B Η R Η В H B B Η В

Таблица 3.23. Состояния в микросхеме К1500ЛП112

Таблица 3.24. Состояния инверторов в микросхеме K1500ЛП114

	Bx	од	Выход				
	A	EI	Q	од Q В В Н			
•	B x H	x B H	H H B	В			

Вход	Вход						
Ā	A	Q	Q				
В Н U _{оп} U _{оп}	U _{оп} U _{оп} В Н	B H H B	H B B H				
Разомкнуть	a <u>r</u>	В	Н				
U _{и.п К}	U _{s.n K}	В	Н				

Микросхема К1500ЛП112 (рис. 3.37, в) содержит четыре элемента ИЛИ, имеющих разветвленные выходы. Все элементы снабжены общим входом разрешення ЕІ. В табл. 3.23 перечислены логические состояния для данной микросхемы. При среднем времени $t_{3\pi,p}=1$ нс ЛП112 потребляет мощность 310 мВт (пределы тока потребления 51...106 мА). Уровень и разброс пороговых потенциалов по всем выходам составляет —0,95 В \pm 5 мВ. Входной ток высокого уровня по входам А имеет повышенное значение $1_{1x}^8=350$ мкА.

Микросхема К1500ЛП114 (рис. 3.37, ε) — пятиканальный дифференциальный приемник сигналов с линии. Каждый элемент здесь имеет дифференциальные входы A и $\overline{\rm A}$ и двухтактные выходы Q и $\overline{\rm Q}$. На выводе 19 присутствует внутреннее опорное напряжение $\rm U_{or}$. Если его подать на один из входов (A или $\overline{\rm A}$), выходные сигналы Q и $\overline{\rm Q}$ дифференциального приемника будут соответствовать обычному одновходовому элементу серии К1500.

В табл. 3.24 перечислены логические состояния инверторов в микросхеме К1500ЛПП14. Если канал принимает сигнал с линии, то для входного напряжения — 0.15 B < U_{BX} < 0 В на выходах имеется неопре-

делениое состояние. Если $U_{\text{вx}}>0$, на выходе Q уровень низкий, на \overline{Q} —высокий. Логические уровни переключаются, если окажется $U_{\text{вx}} \ll (-0.15 \text{ B})$.

Заметим, что если на оба входа подано одинаковое синфазное напряжение $U_{\text{и,пК}}$ либо оба входа оставлены разомкнутыми, состоя-

ние выходов однозначное ($Q=H, \overline{Q}=B$).

Средняя потребляемая мощность составляет 390 мВт, ток потребления $I_{\text{пот}}$ меняется в пределах 51...110 мА. Типовое среднее время задержки распространения для каждого канала составляет 1,4 нс. Выход $U_{\text{оп}}$ дает опорное напряжение —1,32 В ± 6 мВ при токе 0...475 мкА. Типовое значение дифференциального входного сигнала — 150 мВ.

Среди микросхем серин К1500 имеется несколько комбинирован-

ных элементов ИЛИ—И.

Микросхема K1500ЛK117 (рис. 3.38, а) — трехканальная. Функциональная схема канала (рис. 3.38, б) имеет две пары входов ИЛИ (А, В и С, D), а также прямой вход И (вывод Е) и выходы Q и Q. Состояния для этого канала (рис. 3.38, б) сведены в табл. 3.25. Микросхема потребляет ток в пределах 37...79 мА, типовые значения: времени за-

Таблица 3.25. Состояния в канале ИЛИ—И микросхемы К1500ЛК117

Таблица 3.27. Состояния в микросхеме K1500BA123

	-	Выход				
E	D	С	В	A	Q	Q
H x x B B B	X H X B X B	X H X B X B	x X H B x X B	x X H X B X	B B H H H	H H B B B

Разреше	кии	Дан- ных	Q1. Q2
Общий, ЕІ	или, EI12	A1. A2	Выход
x H B	x H x B	H B B B	H H B B

Таблица 3.26. Состояния для входов и выходов микросхемы K1500ЛK118

	Номер входа												Вы	ход						
10	11	12	13	14	15	16	17	19	20	21	22	. 23	24	1	2	3	4	5	Q (8)	Q (9)
H x x x x	H x x x x	H x x x x	H x x x x	H x x x x	x H x x	x H x x	x H x x	X H X X	x x H x	x x H x	x x H x	x X H x	x x x H	x x x H	x x x H	x x x H	x x x x H	x x x x x H	B B B B	H H H H
						Лю	бые	ко	мбиз	наци	и у	рові	іей :	Ни	В				Н	В




Рис. 3.38. Варианты микросхем И/ИЛИ из серни К1500:

a — трехканальная ЛК117; δ — функциональная схема одного канала ЛК117; ϵ — ЛК118; ϵ , ∂ — функциональная схема н цоколевка для ВА123; e — с буфернымн элементами ИП122

держки 0,85 нс, мощности потребления 245 мВт (время задержки от входа ИЛИ до выхода может составлять 1...2,3 нс).

Микросхема К1500ЛК118 (рис. 3.38, в) имеет девятнадцать входов ИЛИ (группы: 5+4+4+4+2). В табл. 3.26 показано, что одновременное присутствие напряжения низкого уровня на любой из групп входов ИЛИ вызывает одинаковое состояние выходов Q=H, Q=B. Типовые значения мощности потребления $200\,$ мВт, времени задержки распространения $1.15\,$ нс. Ток потребления $32...65\,$ мА.

Микросхема K1500BA123 (рис. $3.38, \varepsilon - \partial$) содержит шесть каналов И (от входов A1—A6 до выходов Q1—Q6). Для входных сигналов имеется общий вход разрешения EI, а также три входа разрешения

Е112, Е134, Е156 для пар входов И. Входы разрешения реализуют функцию ИЛИ. Микросхема К1500ВА123— это усилитель сигналов для линии передачи с нагрузочной способностью 25. Для этого усилителя низкий уровень выходного напряжения более отрицательный в сравнении с обычными схемами ЭСЛ. Это позволяет выходному эмиттерному повторителю отключаться, если оконечное напряжение питания линии составляет — 2 В \pm 10 %.

Логические состояния микросхемы сведены в табл. 3.27. Типовое значение мощности потребления—730 мВт, ток потребления может быть от 113 до 235 мА. Если выходной резистор нагрузки 25 Ом присоединен к потенциалу—2,3 В, то низкий логический уровень составляет—2200 мВ. Пределы высокого логического уровня—880...—1025 мВ, если нагрузка 25 Ом присоединена к потенциалу—2 В. Среднее значение времени $t_{3\pi,p,cp}$ от входа А до выхода Q находится в пределах 1...4,15 нс, аналогичная задержка от входа общего разрешения ЕІ до выхода составляет 1,2...4,9 нс.

Микросхема К1500 И П122 содержит девять буферных ЛЭ (рис. 3.38, e). Каждый элемент обеспечивает время $t_{\rm sp}$ =0,5...1,3 нс. Типовое

значение мощности потребления 340 мВт на корпус.




Рис. 3.39. Триггерная микросхема $K1500TM\dot{1}31$: a-cтруктура; $\delta-$ цоколевка

3.6. ТРИГГЕРЫ И РЕГИСТРЫ СЕРИИ Қ1500

Микросхема K1500TM131 (рис. 3.39) содержит три D-триггера со структурой мастер-помощник. Триггеры имеют как раздельные, так и общие входы такта С, сброса R и установки S. На корпус этой микросхемы приходится средняя потребляемая мощность 430 мВт (пределы тока потребления от 74 до 149 мВ). Максимальная тактовая частота может достигать 400 МГц, пределы времени задержки сигналов от

входов управления до выходов 0,7...1,7 нс. Время установления данных по входу D $t_s = 0,6$ нс, аналогичное время задержки данных $t_n = 0,3$ нс.

Логические состояния триггеров перечислены в табл. 3.28. Первые четыре строки показывают действие входов сброса R и установки S. В последних четырех строках показано, что данные от входа D принимаются триггером мастером, когда на обоих тактовых входах триггера (общем С и частном С0...С2) присутствуют низкие уровни. Данные в момент t_{n+1} поступят на выход триггера-помощника по положительному перепаду импульса на тактовом входе (на одном или на обоих). Если иа каком-лнбо входе S и одновременно на входе R присутствует высокий уровень, выходной уровень триггера неопределенный.

Таблица 3.28. Состояния триггеров в микросхеме К1500ТМ131

	Вход								
D	С	C0—C2	S1	S02—S22	. R1	R02R22	Q _{n+1}	\bar{Q}_{n+1}	
x x x x	x x x x	x x x x	H H B x	H H x B	B X H H	x B H B	Н Н В В	B B H H	
X X X	x _ - x	_ _ B x	Н Н Н	Н Н Н	Н Н Н	H H H	Q _n Q _n Q _n	$rac{\overline{Q}_n}{\overline{Q}_n}$	
В Н В Н	H	H H _ _	Н Н Н Н	Н Н Н Н	Н Н Н Н	Н Н Н Н	B H B H	H B H B	

Три средние строки в табл. 3.28 показывают условия сохранения

предыдущего состояния триггера.

Микросхема К1500ИР141 (рис. 3.40) — регистр, состоящий из восьми D-триггеров. Здесь входы выбора S0 и S1 позволяют выбрать один из четырех режимов работы регистра: загрузка данных, хранение, сдвиг данных влево или вправо (см. табл. 3.29). Все операции (кроме хранения) происходят по положительному перепаду на тактовом входе С. Регистр имеет два последовательных входа данных SIL и SIR. Первый служит как вход данных слева (они сдвигаются вправо), второй — для приема данных справа (сдвиг влево). При напряжениях высокого уровня на входах S0 и S1 регистр хранит данные независимо от сигналов на других входах. Для данной микросхемы максимальная тактовая частота сдвига превышает 380 МГц, потребляемая мощность составляет 850 мВт (пределы тока потребления 120...380 мА).

Микросхемы К1500ИР150 и ИР151 содержат по шесть D-триггеров, имеющих общие входы сброса R (вывод 19). Микросхемы отлича-

ются назначением выводов 20 и 21. У К1500ИР150 (рис. 3.41,a) это выводы \overline{E}_a , \overline{E}_b разрешения загрузки от входов D. Разрешение дается напряжением инзкого уровня (см. табл. 3.30) по логике И. Среднее значение потребляемой мощности составляет 450 мВт на корпус (пре-

Таблица 3.29. Режим работы регистра К1500ИР141

Режим	Вход	Выход (t _{n+1})							
регистра	S0 S1 C	Q7	Q6	Q5	Q4	Q3	Q2	Q1	$\mathbf{Q}0$
Заг рузка Сдвиг	H H _ -	D7 SIL	D6 D7	D5 D6	D4 D5	D3 D4	D2 D3	D1 D2	D0 D1
вправо Сдвиг влево	В Н _ [D6	D5	D4	D3	D2	Di	D0	SIR
Хранение	ВВх	Q 7	Q6	Q5	Q4	Q3	Q2	Qi	Q0

2 3 4 5 8 9 10 11
QO Q1 Q2 Q3 Q4 Q5 Q6 Q7
<i>RG</i> ◆
C DO DI D2 D3 D4 D5 D6 D7 SO S1 SIL SIR
17 24 23 22 21 16 15 14 13 19 20 1 12
<i>a)</i>

Рис. 3.40. Регистр К1500ИР141:

а — структура входов и выходов; б — цоколевка

Таблица 3.30. Состояния триггеров в микросхеме К1500 и Р150

Выход Вход \overline{E}_{b} \overline{E}_{a} ō Q D R В Н Η Η Η В Η Η Η Η В Η В H Без изменения Х х В Η Х х В В Η x х Х

Таблица 3.31. Состояния триггеров в микросхеме К1500 и Р151

	Bx	од	Выхо	Д	
D	Ca	Сþ	R	Ō	Q
B H B H x	H H x B	_ _ _ - H H B	H H H H H	Н В Н В Без из	В Н В Н
X X	x H	x H	B H	В Без изм	Н иенения




Рис. 3.41. Шестерки D-триггеров: a— схема К1500ИР150: b— цоколевка этой микросхемы; b, b— схема и цоколев-

KA K1500MP151

делы тока потребления 79...159 мА), типовое время задержки — 0,9 нс.

Время задержки от входа сброса К имеет пределы 1,15...2,5 нс.

Для K1500ИР151 (рис. 3.41, в) выводы 20 и 21—это входы тактового импульса C_a и C_b (логика ИЛИ). Действие положительного тактового перепада, подаваемого на эти входы, отображено в табл. 3.31. Сброс триггеров проводится напряжением высокого уровня, подаваемым на вход R. Тактовая частота переключения триггеров может составить 400 МГц. Мощность потребления равна 630 мВт.

3.7. УЗЛЫ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ СЕРИИ K1500

Среди микросхем серии К1500 имеется несколько сверхско-

ростных вычислительных узлов.

Микросхема К1500ИЙ156 (рис. 3.42) — устройство (селектор) взаимного масочного объединения двух четырехразрядных слов A0—A3 и B0—B3. Селектор имеет четыре выхода-защелки Q0—Q3. Данные на выходах защелкиваются, если на вывод разрешения по выходу E0 подается высокий уровень (последняя строка табл. 3.32).




Рис. 3.42. Селектор взаимного масочного объединения К1500ИП156: а — цоколевка; б — структура входов и выходов

Входы АМ0 и АМ1 используются для «виедрения» определенных разрядов из слова A0-A3 в слово B0-B3. Аналогичные входы BM0 и BM1 позволяют сделать протнвоположную операцию (разряд B_n вместо A_n). В табл. 3.32 эти операции отображены в строках от четвертой до одиннадцатой. Здесь также присутствуют два адресных кода AS0, AS1 и BS0, BS1, необходимых для фиксации мест внедряемых разрядов. Четыре комбинации высоких и низких уровней, поданных по адресам AS0, AS1, позволяют внедрить «слева» в слово B0-B3 один, два или три разряда на слова A0-A3 (см. строки от четвертой до седьмой в табл. 3.32).

Аналогично можно внедрить разряды В0, В1 и В2 в слово А0—А3, если воспользоваться адресными входами ВS0 и ВS1 (строки от восьмой до одиннадцатой). В табл. 3.32 выделен также режим трансляцин слова В0—В3 на выходы Q0—Q3. Для такого случая требуется, чтобы код по адресам BS0, BS1 был бы больше (или равен) коду по адресам AS0. AS1.

Селектор масочного объединения К1500ИП156 потребляет среднюю мощность $P_{\text{пот}} = 690$ мВт (ток потребления имеет пределы 80...200 мА).

Типовое значение времени $t_{3\pi,p,cp}=1,2$ нс.

Микросхема К1500ИП160 (рис. 3.43) позволяет организовать проверку четности (или нечетности) суммы высоких логических уровней двух независимых девятиразрядных слов A,A0—A7 и B,B0—B7. По

Таблица 3.32. Состояния в схеме взаимного масочного объединения К1500ИП156

_				I	Вх о д						Вь	іход	
Режимы	BMI	BM0	AM1	AM0	BS1	BS0	ASI	ASO	Е	Q0	Q1	Q2	Q3
Проходит ВО-ВЗ	x	x	В	В	x	x	x	x	Н	В0	Bl	B2	В3
_	В	X	X	X	X	x	x	x	H	В0	B1	B2	B3
Проходит А0—А3	Ĥ	H	H	H	X	X	X	X	H	A0	A 1	A2	A3
Внедряются разряды An	H	H	Ĥ	В	X	Х	H	H	Ĥ	B0	Bi	B2	B3
в слово B0—B3	H	H .	H	В	X	X	H	В	H	A0	Bi	B2	B3
	H	H	H	В	Х	X	В	H	Ĥ	A0	A1	B2	B3
D D	H H	H	H	B H	X	X	В	В	H H	A0 A0	A1 A1	A2	B3 A3
Внедряются разряды Вп	Н	B B B	H H	Н	H H	H	X	X	Н	B0	A1 A1	A2 A2	A3 A3
в слово А0—А3	H	B	H	H	В	B H	X	X X	Н	B0	B1	$^{\mathrm{A2}}_{\mathrm{A2}}$	A3
•	H	B	H	H	В	В	X X	X	H	BO	B1	B2	A3
Одновременное взаимное	Ĥ	В	H	В	H	H	Ĥ	B	H	A0	Βi	B2	B3
внедрение	H	B	H	Ř	Ĥ	H	В	H	H	A0	Ai	B2	B3
внедрение	Ĥ	B	H	B B B	Ĥ	Ĥ	B	В	Ĥ	A0	ΑÏ	$\overline{A2}$	B3
	H	B	Ĥ	$\bar{\mathbf{B}}$	Ĥ	В	$\tilde{\mathbf{B}}$	Ĥ	Ĥ	B0	ĀĪ	$\overline{\mathrm{A2}}$	B3
ĺ	Н	В	H	В	H	В	B B	В	H	B0	Āl	A2	B 3
	H	В	H	В	В	H	В	В	Н	B0	B1	A2	A3
На выходах слово ВО—	Н	В	H	В	В	В	В	В	Н	B0	Вl	B2	B3
B3	H	В	H	В	B	B B	В	H	Н	B0	Вl	B2	B 3
	H	В	H	B B B	В	В	H	В	Η	. B0	B1	B2	B3
	Н	B B	H	В	В	В	Н	H	Н	B0	Bi	B2	B3
	Ĥ	В	H		В	H	В	H	H	B0	B1	B2	B3
	H	В	Ĥ	В	В	H	H	В	H	B0	Bi	B2	B3
	H	B B	H	B B	В	H	H	H	Ĥ	B0	Bi	B2	B3
	H H	B B	H	Ŗ	H	В	H	В	H	B0	Bl	$^{\mathrm{B2}}_{\mathrm{B2}}$	B3 B3
	н Н	В	H	В	H	В	H	H	Η.	B0	Bi Bi	B2 B2	B3
Защелкивание	X		H	В	H.	H	H	H	H B	B0 Q0	Q1	Q_2	Q3
Защелкивание	А	X	x	x	x	x	X	X	D	Į Qu	ŲΙ	Q2	Ψo




Рис. 3.43. Схема проверки на четность К1500ИП160

Рис. 3.44. Сверхскоростные мультиплексоры: $a - K_{1500}K\Pi_{163}$; $\delta - K_{1500}K\Pi_{164}$

Таблица 3.33. Состояния выходов микросхемы Қ1500ИП160 при проверке слов A_n и B_n на четиость

Сумма вы	Вы	Выходы		
Входы А, А0—А7	Входы В, В0—В7	.0—В 7		
Нечетная Σ0 Четная ΣΕ	=	H B	_	
	Нечетная Σ0 Четная ΣЕ	=	H B	

входам А и В схема имеет малое время задержки 0,6...1,4 нс, поэтому этн входы используются для наращивания устройства проверки четности до шестнадцати или большего количества бит.

Сигналы четности (нечетности) выделяются на выходах Q_a и Q_b согласно данным табл. 3.33. Если два цифровых слова поразрядно равны: $A0=B0,\ A1=B1...A7=B7$, то на выходе \overline{C} появляется низкий уровень, свидетельствующий о равенстве слов A и B. При любых других

сочетаниях кодов на входах A_n и B_n на выходе \overline{C} появится напряжение высокого уровня. Мнкросхема К1500ИП160 потребляет мощность 400 мВт, ток питания находится в пределах от 57 до 115 мА. Сигнал

на выходе С появляется через интервал времени 1,2...2,9 нс.

Микросхемы К1500КП163 и К1500КП164 (рис. 3.44) представляют в серии К1500 сверхбыстродействующие мультиплексоры. Первая из них (рис. 3.44, а) — двойная, восьмиразрядная, вторая (рис. 3.44, б) — шестнадцатиразрядная. У схемы К1500КТ163 только три адресных входа S0—S2 (см. табл. 3.34), поэтому выбранный код адреса в каждом мультиплексоре подключает выход Q_a и Q_b к одноименным разрядам слов A и B. Потребление тока питания находится в пределах 76...153 мA, наибольшее время $t_{3д,p,cp}$ наблюдается для адресных входов (1,4...2,6 нс). Задержка от входов сигналов A и B находится в пределах 0,8...1,7 нс. Микросхема КП164 потребляет мощность 325 мВт.

Таблица 3.34. Состояния для мультиплексора К1500КП163

Вхс	д ад	реса			Вх	од даннь	ıx (A, E	5)			Выход
S2	S1	S0	A 0,	B0 A1,	B1 A2, B2	A3, B3	A4, B4	A5, B5	A6, B6	A7, B7	Q _a . Q _b
HHHHHHHBBBBBBB	H H H H H B B B H H H H B B B	ННВВННВВННВВНН	x x x x x x x x x x x x x x x x x x x	x x x x x x x x x x x x x x x x x x x	x x x x x x x x x x H B	x x x x x x x x H B x x	x x x x x x H B x x x	x x x x H B x x x x x	x X H B X X X X X X X	H B x x x x x x x x x x x x x x x x x x	HBHBHBHBHBHBHB
B B	B B	B B	H B	x x	. x x	x x	x x	x x	x x	x x	H B

Таблица 3.35. Состояния для мультиплексора К1500КП164

	Входы адреса			Выход		Входы	адреса	١ ٠	Выход
S3	S2	S1	S0	Q	S3	S2	SI	S0	Q
H H H H H H	H H H B B B	H H B H H B B	H B H B H B	D0 D1 D2 D3 D4 D5 D6	B B B B B B B	H H H B B B	H H B H H B	H B H B H B	D8 D9 D10 D11 D12 D13 D14 D15

ПРИЛОЖЕНИЕ

Таблица П1. Мнемонические обозначения на функциональных схемах и в таблицах состояний .

Обозначение	Исходное названи е	Значение, расшифровка
A0 — A3	Operand A	Слово, байт, операнд A для четырехразрядного арнфметическо-логического устройства
A=B	Parity	(АЛУ) Выход равенства операндов А и В в АЛУ
A <b, a="">B</b,>		Выходы неравенства операндов А и В в АЛУ
ALU	Arifhmetic logic unit	Арифметическо-логическое устройство, АЛУ
A/S	Asynchro/Synchro	Вход переключения асинхронного и синхронного режимов
B0 — B3	Operand B	Слово, байт, операнд В (для четырехразрядного АЛУ)
B/\overline{D} , $2/\overline{10}$	Binary/Decimal	Вход переключения счета дво- ичного (В) на десятичиый (D)
C C _D	Clock input Count down	Вход тактовых импульсов Вход тактовых импульсов для уменьшения счета
CE	Clock enable	Вход разрешения тактовым им-
CEP	Count enable parallel	Вход параллельного наращивания числа разрядов счетчика
CET	Count enable trickle	«Трюковый», вход разрешения счета, необходимый при нара- щивании разрядности счетчиков
CLR .	Clear Carry in	Вход сброса, очистки счетчика Вход для разряда переноса
C_{BX} , C_{in}	Carry in	Вход переноса в сумматор
C_{n+1} , C_{n+4}	Carry out	Выходы переноса: от сумматора (C_{n+1}), от четырехразрядного АЛУ (C_{n+4})
$C_{n+x}, C_{n+y}, C_{n+z}$	Carry outputs	Выходы вспомогательных сигналов переноса от узла ускоренного переноса для АЛУ
CPU	Central processor unit	ЦПУ — центральное процес- сорное (обрабатывающее) уст-
Свых, Cout	Carry out	ройство Выход старшего разряда для переноса
CS	Chip select	переноса Выбор кристалла; доступ к одной из микросхем, входящих в устройство

	1	1 росолжение 140м. 111
Обозначение	Исходное название	Значение, расшифровка
C _U	Count up	Вход тактовых импульсов для
CRU	Corny look shood	увеличения счета
CKU	Carry lock ahead unit	Схема ускоренного переноса (СУП)
D	D-flip-flop	D-триггер
D	Data input	Вход данных триггера, счетчи-
$D0 - D3 - D_n$	Parallel inputs	Входы параллельной загрузки данных в счетчики, регистры
DEMUX	Demultiplexer	Демультиплексор
DSI	Data serial input	Вход последовательных данных
DS DI DD	Data select	Вход выбора данных
DL, DR	Data left, data right	Входы для последовательной загрузки даниых слева и спра-
		ва (в регистр)
DSL, DSR	Data shift left, data	Входы для сдвига данных вле-
	shift right	во, вправо
DS0 — DS7	Data serial inputs	Входы данных последователь
Е	Enable	ные (разряды 07) Вход для сигнала разрешения
ĔC	Enable count	Вход разрешения счета
ĔĔ `	Enable even	Вход разрешения, четный
EI	Enable input	Вывод микросхемы, по которо-
	1	му дается разрешение приему
		входных данных (разрешение
		входу); вывод стробирования
EIO	Enghla innut/autaut	Входа
EIO	Enable input/output	Вывод для одновремениого разрешения как по входу, так и по
E0	Enable output	выходу Вывод разрешения по выходу
F0 — F3	Function outputs	Выходы функции, результата
	T discretion outputs	работы АЛУ
G	Carry generation	Вспомогательный сигнал пере-
GS	Group signal	носа между АЛУ и СУП То же, групповой сигнал
H	Histeresys input	Вход управления гистерезисом
	Traverce of a mput	логического элемента
I/O	Input/Output	Один провод порта вход/выход
II — II6	Inputs 1—16	Входы 16-разрядного слова
JK	JK-flip-flop	ЈК-триггер
JK	JK-inputs	Входы Ји К управления триг-
LSB	Least significant bit	гером Младший зиачащий разряд,
M	Mode control	M3P
113	mode control	Вход переключения режимов «Арифметнка — логика» для АЛУ
·	· ·	

		Продолжение табл. 111
Обозначение	Исходное название	Значение, расшифровка
MSB MUX	Most significant bit Multiplexer	Старший значащий разряд, СЗР Мультиплексор
OE Pi	Odd enable	Вход разрешения нечетный
P	Polarity input Carry propagation	Вход полярности Вспомогательный сигнал распространения переноса между АЛУ и СУП
PE	Parallel enable load	Вход разрешения параллельной загрузки
P/S	Parallel/serial	Вход переключения режимов работы: параллельного и последовательного
Q, Q	Outputs	Прямой Q и инверсный Q выхо-
QCC	Q-output conversion complete	Выход завершения преобразования
Preset R	Previous set Reset	Предварительная установка Асинхронный сброс данных триггера, счетчика, регистра
RD RA, RB RE RS	Read output Read adresses A and B Read enable RS-flip-flop, RS-latch	Выход чтения Адреса чтения А и В Вход разрешения чтения RS-триггер, RS-защелка
R_{τ} , C_{τ}	Timing components	Наименование выводов для подключения времязадающих элементов
S	Set	Установка триггера, счетчика, регистра
SE	Set enable	Разрешение предварительной параллельной записи в счетчик, установки
St	Start	Вход запуска регистра последовательного приближения
SAR	Succesive approxi- mation register	Регистр последовательного приближения РПП
SI SIR, SIL	Serial input Serial inputs right,	Вход последовательный Входы последовательные спра-
SR	SI left Synchro reset	ва и слева Вход сброса счетчика, регистра, синхронного с тактовым им-
SUB	Subtractor	пульсом Вычитатель
SUM	Summator	Сумматор
$S0 - S3 - S_n$	Select inputs	Входы выбора режимов работы
Σ0, ΣΕ	Sum odd, Sum even	Выходы сумм четности и нечетности
Σ0 — Σ5	Sum outputs	Выходы суммы
	1	

Обозначение	Исходное название	Значение, расшифровка
Т	Toggle flip-flop	Триггер, делящий частоту иа
TC	Terminal count	два Выход окончания счета
T/C	Thrue/complement	Вход переключения кодов: прямой — дополнительный
TC _D	Terminal count down	То же, на уменьшение счета
TC _U	Terminal count up	То же, на увеличение счета Напряжение коллекторного пи-
U _{и.п K}		тания
$U_{\text{\tiny H. II } \Theta}$		Напряжение эмиттерного питания
U/\overline{D}	Up/Down	Вход управления реверсивным
W	Wright input	счетчиком: больше/меньше Вход записи в память
WA, WB WE	Wright adresses A, B Wright enable	Адреса записи в память А и В
Z	Z-state	Вход разрешения записи Z-состояние для логического
		элемента с тремя состояниями, разрыв цепи выхода
Y	Ou put	Выход логического элемента
В	Высокий	Высокий статический (входиой или выходной) уровень
Н	Низкий	Низкий статический уровень
В, Н	Высокий, низкий	Логические уровни перед при- ходом тактового перепада
x	_	Схема безразлична к любым
		сигналам на данном входе (см. таблицы состояний)
+	-	Микросхема с таким названием
		выпускается (см. таблицы номенклатуры)
, ↑	_	Положительный запускающий
_		перепад (фронт) на тактовом входе
, _\	-	Отрицательный запускающий
		перепад (срез) на тактовом входе
_ _ _	_	Полный импульс запуска на
q, q		тактовом входе Состояния выходов (уровни
4, 4		q=в или q=н) перед приходом
Q, \overline{Q}		тактового импульса (перепада) Окончательные выходные уров-
4 , 4	-	ни (Q=В или H и \overline{Q} =H или В)
		после прихода тактового им-
Q_n , Q_{n+1}		пульса (перепада) Состояние выхода в моменты
THE THE		t _n и t _{n+1}

Таблица П2. Микросхемы ТТЛ

Обозначение	Номер табли- цы, рисунка	. Обозначени е	Номер табли- цы, рисунка
АГІ АГЗ АПЗ, АП4 АП6 ГГІ ИВ1, ИВ3 ИД1, ИД3, ИД4, ИД6, ИД7, ИД10, ИД14 ИЕ2, ИЕ4—ИЕ11, ИЕ14—ИЕ17 ИМ1—ИМ3, ИМ6, ИМ7 ИП2—ИП5 ИП6, ИП7 ИП9 ИР1, ИР11—ИР13, ИР15—ИР20 ИР21 ИР22—ИР25 ИР26 ИР27 КП1, КП2, КП5, КП7, КП11—КП15	Табл. 1.31 Табл. 1.85 Табл. 1.102 Рнс. 1.18 Рнс. 1.119 Табл. 1.45 Рис. 1.110 Табл. 1.45 Табл. 1.91	ЛА13, ЛА16, ЛА19 ЛЕ1—ЛЕ7 ЛИ1, ЛИ3—ЛИ6 ЛД1, ЛД3 ЛЛ1 ЛЛ3 ЛН1—ЛН6 ЛР1, ЛР3, ЛР4, ЛР9—ЛР11, ЛР13 ЛП4 ЛП5 ЛП7, ЛП8 ЛП10, ЛП11 ПР6, ПР7 РП1, РП3 РУ1, РУ2 СП1 ТВ1, ТВ6, ТВ9—ТВ11, ТВ15 ТЛ1—ТЛ3	Табл. 1.12 Табл. 1.15 Табл. 1.11 Рис. 1.29 Рис. 1.27,3 Рис. 1.34 Табл. 1.4 Табл. 1.17 Рис. 1.12,6 Рис. 1.34 Рис. 1.14 Рис. 1.15 Табл. 1.91 Табл. 1.91 Табл. 1.91 Табл. 1.21 Табл. 1.25

Таблица ПЗ. Соответствие наименований зарубежных и отечествениых микросхем ТТЛ

74, 74LS, 74S,	K155, K555	74, 74LS, 74S,	K155, K555	74, 74LS, 74S,	K155, K555,
74F, 74AS,	K531, K1531,	74F, 74AS,	K531 K1531,	74F, 74AS,	K531, K1531
74ALS	K1533	74ALS	K1533	74ALS	K1533
7400 7401 7402 7403 7404 7405 7406 7407 7408 7410 7411 7412 7413	ЛА3 ЛА8 ЛЕ1 ЛА9 ЛН1 ЛН2 ЛН3 ЛН4 ЛИ1 ЛА4 ЛИ3 ЛА10 ТЛ1	7415 7416 7417 7420 7421 7422 7423 7425 7426 7427 7428 7430 7432 7437	ЛИ4 ЛН5 ЛП4 ЛА1 ЛИ6 ЛА7 ЛЕ2 ЛЕ3 ЛА11 ЛЕ4 ЛЕ5 ЛА2 ЛЛ1	7438 7440 7442 7450 7451 7453 7454 7455 7460 7464 7465 7472 7474	ЛА13 ЛА6 ИД6 ЛР1 ЛР11 ЛР3 ЛР13 ЛР4 ЛД1 ЛР9 ЛР10 ТВ1 ТМ2 ТМ7

74, 74LS, 74S, 74F, 74AS, 74ALS	K155, K555, K531, K1531, K1533	74, 74LS, 74S, 74F, 74AS, 74ALS	K155, K555, K531, K1531, K1533	74, 74LS, 74S, 74P, 74AS, 74ALS	K155, K555, K531, K1531, K1533
7477 7480 7481 7482 7483 7485 7486 7490 7492 7493 7495 7497 74107 74109 74112 74113 74114 74121 74123 74124 74125 74138 74136 74138 74139 74140 74141 74145 74148 74150 74151	ТМ5 ИМ1 РУ1 ИМ2 ИМ3 СП1 ЛП5 ИЕ2 ИЕ4 ИЕ5 ИР1 ИЕ8 ТВ6 ТВ15 ТВ9 ТВ10 ТВ11 АГ1 АГ3 ГГ1 ЛП8 ЛЕ6 ТЛ3 ЛП8 ЛЕ6 ТЛ3 ЛП8 ЛЕ6 ТЛ3 ЛП8 ЛД19 ЛД14 ЛД14 ЛД14 ЛД14 ЛД10 ИД10 ИД10 ИД10 ИД10 ИД10 ИД10 ИД10 И	74152 74153 74154 74155 74160 74161 74163 74164 74165 74168 74169 74170 74172 74173 74174 74175 74180 74181 74182 74184 74185 74192 74193 74194 74195 74196 74197 74198 74240 74241 74242 74243	КП5 КП2 ИД3 ИД4 ИЕ9 ИЕ10 ИЕ18 ИР9 ИЕ16 ИЕ17 РП1 РП3 ИР15 ТМ9 ТМ8 ИП2 ИП3 ИП4 ПР6 ПР7 ИЕ6 ИЕ7 ИЕ14 ИЕ14 ИЕ15 ИР13 АП3 ИР11 ИР12 ИЕ14 ИЕ15 ИР13 АП4 ИР11 ИР17	74245 74251 74253 74257 74258 74260 74261 74279 74283 74295 74299 74322 74358 74365 74366 74367 74373 74374 74377 74381 74384 74385 74395 74482 74630 74670 AM25S05 AM25S07 AM25S09 AM25S09 AM25S09 AM25S10	АП6 КП15 КП11 КП14 ЛЕ7 ИП8 ТР2 ИМ6 ИР16 КП13 ИР24 ИР28 ИМ7 ЛП10 ЛН6 ЛП11 ИР22 ИР23 ИР27 ИК2 ИП9 ИМ7 ИР25 ВГ1 ВЖ1 ИР26 ИК1 ИР18 ИР18
	1 t	1	ı		,

Таблица П4: Микросхемы КМОП

Обозначение	Номер рисун- ка, таблицы	Обозначение	Номер рисун∗ ка, таблицы
АГ1 ГГ1 ИД1 ИД5 ИЕ2—ИЕ5, ИЕ8— ИЕ11, ИЕ14—ИЕ16, ИЕ19	Рис. 2.81 Рис. 2.73 Рис. 2.58 Рис. 2.60 Табл. 2.16	ИМ1 ИП2—ИП4 ИР2, ИР6, ИР9, ИР10, ИР12, ИР13 КП1, КП2 КТ1, КТ3	Табл. 2.29 Табл. 2.29 Табл. 2.22 Табл. 2.9 Табл. 2.9

Обозначение	Номер рисун- ка, таблицы	Обозначение	Номер рисун- ка, таблицы
ЛА7—ЛА10 ЛЕ5, ЛЕ6, ЛЕ10 ЛН1, ЛН2 ЛС2 ЛП1, ЛП2, ЛП4, ЛП11, ЛП12 ПУ1—ПУ6	Табл. 2.1 Табл. 2.2 Табл. 2.2 Рис. 2.12 Табл. 2.5 Табл. 2.7	Py2 CA1 TB1 TJ1 TM1—TM3 TP2	Табл. 2.29 Табл. 2.29 Табл. 2.11 Рис. 2.9 Табл. 2.11 Табл. 2.11

Таблица П5. Соответствие иаименований зарубежных и отечественных микросхем КМОП

CD 4000A и CD 4000B	Қ176 и Қ561	СD 4000A и CD 4000В	Қ176 и Қ561	СD 4000 и CD 4000В	Қ176 и Қ561
CD4000 CD4001 CD4002 CD4006 CD4007 CD4008 CD4009 CD4010 CD4011 CD4012 CD4013 CD4015 CD4016 CD4017 CD4018 CD4019 CD4020 CD4022	ЛП4 ЛЕ5 ЛЕ6 ИР10 ЛП1 ИМ1 ПУ2 ПУ3 ЛА7 ЛА8 ТМ2 ИР2 КТ1 ИЕ8 ИЕ19 ЛС2 ИЕ16 ИЕ9	CD4023 CD4025 CD4027 CD4028 CD4030 CD4034 CD4035 CD4039 CD4042 CD4042 CD4049 CD4050 CD4050 CD4050 CD4051 CD4056 CD4059	ЛА9 ЛЕ10 ТВ1 ИЕ14 ЛП2 ИР6 ИР9 РП1 ТМ3 ТР2 ГГ1 ЛН2 ПУ4 КП2 КП1 ИД5 ИЕ15	CD4061 CD4066 CD4093 CD4098 CD40107 CD40108 CD40109 CD40181 CD40182 MC14502 MC14516 MC14520 MC14531 MC14554 MC14580 MC14580 MC14585	РУ2 КТ3 ТЛ1 АГ1 ЛА10 ИР12 ПУ6 ИП3 ИП4 ЛН1 ИЕ10 СА1 ИП5 ИР12 ИП3 ИП4 ИП13

Таблица Пб. Соответствие наименований зарубежных и отечественных микросхем ЭСЛ

Микросхемы		Рису-	Микросхемы		рису-
Зарубежные	Отечественные	нок	Зарубежные	Отечественные	нок
MC10101 MC10102 MC10105	K500ЛM101 K500ЛM102 K500ЛM105	3.10 3.10 3.10	MC10106 MC10107 MC10109	Қ500ЛЕ106 Қ500ЛП107 Қ500ЛМ109	3.10 3.11 3.10

Микросхемы		Рису-	Микросхемы		Рису-
Зарубежные	Отечественные	нок	Зарубежные	Отечественные	нок
MC10110 MC10111 MC10115 MC10116 MC10117 MC10118 MC10123 MC10124 MC10129 MC10130 MC10131 MC10133 MC10134 MC10137 MC10137 MC10141 MC10160 MC10161 MC10160 MC10161 MC10162 MC10162 MC10163	K500ЛЛ110 K500ЛП111 K500ЛП115 K500ЛП116 K500ЛК117 K500ЛК118 K500ЛК123 K500ПУ124 K500ПУ125 K500ПЛ129 K500ПЛ129 K500ТМ130 K500ТМ131 K500ТМ134 K500ИЕ136 K500ИЕ137 K500ИР141 K500ИР141 K500ИР141 K500ИР141 K500ИР160 K500ИД161 K500ИД162 K500ИД162 K500ИД165 K500ИД165 K500ИД165 K500ИД165 K500ИД165 K500ИД165 K500ИД165 K500ИД173 K500ИП179 K500ИИ179	3.10 3.13 3.13 3.13 3.12 3.12 3.10 3.14 3.15 3.16 3.19 3.20 3.21 3.23 3.23 3.23 3.24 3.25 3.26 3.25 3.27 3.22 3.31 3.29	MC10181 MC100102 MC100107 MC100112 MC100117 MC100118 MC100122 MC100130 MC100131 MC100131 MC100131 MC100150 MC100151 MC100155 MC100160 MC100163 MC100163 MC100164 MC100164 MC100171 MC100171 MC100194 MC100470	K500ИП181 K1500ЛМ102 K1500ЛП107 K1500ЛП112 K1500ЛП114 K1500ЛК117 K1500ЛК118 K1500ИП122 K1500ТМ130 K1500ТМ131 K1500ТМ131 K1500ИР136 K1500ИР150 K1500ИР151 K1500ИП155 K1500ИП156 K1500ИП160 K1500КП163 K1500КП163 K1500КП164 K1500КП164 K1500КП164 K1500КП164 K1500КП164 K1500КП164 K1500КП164 K1500КП164 K1500КП164 K1500КП164 K1500КП164 K1500КП164 K1500КП164	3.30 3.37 3.37 3.37 3.38 3.38 3.38 3.40 3.41 3.42 3.43 3.44 3.44

СПИСОК ЛИТЕРАТУРЫ

- 1. **Аналоговые** и цифровые интегральные микросхемы/Под ред. С. В. Якубовского. 2-е изд., перераб. М.: Радио и связь, 1984. 432 с.
- 2. Агаханян Т. М. Интегральные микросхемы. М.: Высшая школа, 1983
- 3. Digital integrierte Schaltungen. Signetix, 1979.
- 4. Integrated Circuits catalog. Texas Instruments, 1980.
- 5. Integrated Circuits catalog. RCA, 1979.
- 6. Глухов А. В., Кожемякин А. Н., Меерович Г. П. и др. Генератор с фазовой автоподстройкой частоты К564ГГ1//Электронная промышленность. 1985. № 6 (134).
- 7. Абрайтис В. Б.—Б., Гутаускас А. Р., Дугнас И. Л. Быстродействующие интегральные микросхемы серий К100 и К500//Электронная промышленность. 1982. № 1 (107).
- 8. Колеснева С. Н., Махоиин О. Н., Переверзев В. А. Логические ЭСЛ схемы серии К1500//Электронная промышленность. 1985. № 6 (134).
- 9. H. Jungnickel Übersicht über integrierte TTL-Schaltungen//Radio, Fernsehen, Elektronik. 1985. N 8.

ОГЛАВЛЕНИЕ

Предисловие		3
1. ЦИФРОВЫЕ МИКРОСХЕМЫ ТТЛ		. 5
1.1. Общие сведения об элементах ТТЛ		. 5
1.2. Схемотехника элементов ТТЛ	•	9
1.3. Традиционные серии ТТЛ	• •	15
1.4. Перспективные серии ТТЛ		23
1.5 Evidentita tr perpendiculus energy TTI		26
1.5. Буферные и разрешающие элементы ТТЛ.		
1.6. Схемотехника элементов \overline{H} , \overline{H} , \overline{H}		. 34
1.7. Микросхемы ТТЛ: И,И, ИЛИ, И/ИЛИ, расшири	тели	40
1.8. Автогенераторы на элементах ТТЛ		50
1.9. Логические элементы — триггеры Шмитта .		53
1.10. Исключающее ИЛИ		. 55
1.11. Триггерные схемы		. 62
1.12. RS- и D-триггеры		74
1.13. ЈК-триггеры		79
1.14. Счетчики ТТЛ		85
1.15. Регистры ТТЛ		104
1.16. Дешифраторы и шифраторы ТТЛ	•	130
1.17. Мультиплексоры ТТЛ	• •	142
1.17. Physicamory TTH	•	153
1.18. Сумматоры ТТЛ	ກດຕິ	•
1.19. Оперативные и постояниые запоминающие уст	pon-	. 163
ства ТТЛ	•	174
1.20. Узлы вычислительных устройств	•	. 184
1.21. Ждущие мультивибраторы и автогенераторы		, 109
2. ЦИФРОВЫЕ МИКРОСХЕМЫ КМОП		193
0.1. 37	ν. On	194
2.1. Устройство и свойства логического элемента КЛ	MOH	•
2.2. Основные логические элементы $\overline{\mathbf{H}}$, $\overline{\mathbf{H}}\overline{\mathbf{H}}\mathbf{H}$, \mathbf{Z}		204
2.3. Микросхемы с инверторами и их применение		. 211
2.4. Схемы генераторов и преобразователей .		. 217
2.5. Преобразователи уровней логических сигналог	В	221
2.6. Коммутаторы цифровых и аналоговых сигналог	В	. 224
2.7. Триггерные микросхемы КМОП	_	229
2.8. Счетчики-делители КМОП	•	234
2.0. Daruernar KMOIT	•	248
2.9. Регистры КМОП	•	261
	•	266
2.11. Арифметические схемы КМОП	•	•
2.12. Микросхемы ФАП и мультивибраторы ,	•	. 278
3. ЦИФРОВЫЕ МИКРОСХЕМЫ ЭСЛ		. 293
·		
3.1. Схемотехника логических элементов		. 29
3.2. Комбинаторные микросхемы серии Қ500 .		. 30
3.3. Триггеры, счетчики и регистры серии К500		. 308
3.4. Элементы вычислительных устройств из серии	K500	316
3.5. Комбинаторные микросхемы серии К1500 .		. 330
3.6. Триггеры и регистры серии К1500		330
3.7. Узлы вычислительных устройств серии К1500	•	340
on, south businessiant yelponers cepun Klood	•	
Приложение		. 34
Список литературы		. 35